6 层高速 PCB 设计实战：逻辑派 FPGA-G1 开发板
本文记录了基于立创 EDA 进行 6 层高速 PCB 设计的完整流程，涵盖电源树分析、模块布局、叠层设置、阻抗控制及 DDR3/HDMI 等高速信号布线规范。重点讲解 FPGA 与 ARM 异构架构下的电源完整性处理、差分对等长调节策略以及 DRC 检查优化技巧。
一、项目背景与资料准备
开发板核心规格：
- 主控芯片： 高云 GW2A-LV18PG256C8/17 (FPGA) + GD32F303CBT6 (ARM Cortex-M4)
- 存储系统： DDR3 SDRAM (2Gbit), QSPI Flash (16M/64M/128M), TF 卡插槽
- 接口： HDMI, USB, JTAG, 2x20 Pin 扩展排针
- 电源： 多路 DC-DC 转换 (5V -> 3.3V/1.5V/1.0V)
前期准备：
- 原理图导入： 在立创 EDA 专业版中导入官方提供的原理图文件。
- 结构导入： 从开源平台下载 DXF 结构文件，用于确定板框尺寸和关键器件（如接口）的固定位置。
- 快捷键配置： 导入官方推荐的快捷键配置文件，提升操作效率。
二、PCB 布局策略
1. 模块化布局原则
采用'先大后小'的策略。首先放置 FPGA、DDR、电源芯片等大体积器件，再安排阻容感等小元件。利用软件的'交叉选择'功能（Shift+X），快速定位原理图中的模块对应到 PCB 上的器件，实现模块化摆放。
2. 关键区域布局要点
- FPGA 区域： 尽量置于板子中心，便于四周走线。注意 BGA 封装的扇出空间预留。
- DDR3 区域： 紧邻 FPGA，减少走线长度。滤波电容需靠近引脚放置，遵循'先大后小'原则。
- 电源模块： 输入输出回路尽量短，电感垂直放置以减少磁耦合干扰。反馈路径需紧凑。
- HDMI/USB 接口： ESD 保护器件必须靠近接口端子放置，以发挥最佳防护效果。
- 晶振电路： 放置在 MCU/FPGA 引脚附近，包地处理，避免与其他高速信号线平行走线。
3. 结构对齐
导入 DXF 文件后，将板框层设置为文档层以便调整。确保所有外部接口（Type-C, HDMI, 排针）的位置与结构文件严格对齐。对于双层结构的固定孔，需镜像翻转底层图形以保证重合。
三、叠层设计与阻抗控制
1. 6 层板叠层方案
考虑到 DDR3 和高速差分信号的需求，本设计采用以下叠层结构：
- L1: Top Signal
- L2: GND (参考平面)
- L3: Signal (主要走线层)
- L4: Power (电源层)
- L5: GND (参考平面)
- L6: Bottom Signal
此方案提供了两个完整的参考平面，有利于信号回流和 EMC 性能。对于高密度走线区，可采用'假八层'思路，增加中间走线层密度，但需注意相邻信号层间的串扰控制。
2. 阻抗计算与设置
使用嘉立创阻抗计算工具，根据板材参数设定关键网络阻抗：
- 单端信号： 50Ω (线宽约 4.3mil)
- USB 差分： 90Ω (线宽 4mil, 间距 5.3mil)
