CameraLink 图像输出与采集时序详解（FPGA 开发）

使用 CameraLink 接口芯片进行开发时，常见的方案包括国产芯片 GM8283、GM8284 以及国外厂商的经典型号如 DS90CR285、DS90CR2856、DS90CR287、DS90CR288 等。这些芯片通常支持宽温环境及 85MHz 以上的高频运行。

FPGA 对接此类芯片时，需严格遵循 CameraLink 标准定义的时序规范。下面结合典型模式进行说明。

1. Mono8 8Tap 黑白图像模式

在该模式下，一个时钟周期输出 8 个 X 方向相邻像素，占用 A、B、C、D、E、F、G、H 共 8 个通道。各通道映射关系如下：

• A 通道输出 Tap1
• B 通道输出 Tap2
• C 通道输出 Tap3
• D 通道输出 Tap4
• E 通道输出 Tap5
• F 通道输出 Tap6
• G 通道输出 Tap7
• H 通道输出 Tap8

具体时序信号逻辑如下图所示：

时序关键点：

• 分辨率定义：若图像分辨率为 m 行 n 列，则一个 FVAL 信号包含 m 个 LVAL 信号，一个 LVAL 信号包含 n/8 个 CLOCK 时钟。
• 信号有效性：时钟信号 CLOCK 始终有效，占空比 1:1；LVAL 仅在 FVAL 为高时有效；数据通道（A0A7, B0B7...）的数据仅在 FVAL 和 LVAL 同时为高时才有效。
• 边沿触发：发送方通常在 CLOCK 下降沿发送数据，建议接收方在 CLOCK 上升沿采集数据。

在此基础上，还可类比理解更基础的 Base Mono8 (2Tap) 或 Medium Mono8 (4Tap) 配置：

2. 接口芯片引脚定义

针对典型的 28-bit CameraLink 接口芯片，其管脚分配参考下表：

Tx Input Signal Name	28-bit Solution Pin Name
Strobe	TxClk Out / TxClk In
LVAL