FPGA 验证环境构建：Testbench 编写与 Quartus II+ModelSim 联合仿真

1. FPGA 验证环境搭建的必要性

刚开始接触 FPGA 开发时，很多朋友都会把注意力集中在写 RTL 代码上，往往忽略了验证环节的重要性。其实验证环节就像盖房子时的质量检查，代码写得再漂亮，如果功能验证不到位，最后烧录到芯片里出了问题，那可就真是'一失足成千古恨'了。

我刚开始做 FPGA 时就犯过这样的错误。当时写了个简单的串口收发模块，自测了几个用例觉得没问题就直接用了。结果在实际系统中运行时，偶尔会出现数据丢失的情况，排查了好久才发现是状态机的一个边沿条件没考虑到。如果当时能认真写个 Testbench 做全面验证，可能半小时就能发现这个问题。

验证环境的核心就是 Testbench（测试平台），它可以模拟各种输入信号，自动检查输出结果。就像有个不知疲倦的测试工程师，24 小时不间断地帮你验证设计是否正确。配合 ModelSim 这类仿真工具，还能直观地看到信号波形，比单纯看代码高效多了。

2. Quartus II 工程创建与配置

2.1 新建工程步骤详解

打开 Quartus II 后，点击左上角 File > New Project Wizard，跟着向导一步步操作：

1. 工程目录设置：建议专门建个 workspace 文件夹，不要放在软件安装目录下。我习惯按日期 + 项目名的方式命名，比如"20240520_mux2_demo"。
2. 添加已有文件：如果已经有写好的.v 文件，可以在这里添加。新手可以先跳过，后面再手动添加。
3. 器件选择：根据你的开发板选择对应型号。比如常用的 Cyclone IV 系列 EP4CE10F17C8。这里要注意的是，不同器件需要安装对应的器件库。
4. EDA 工具设置：在 Simulation 一栏选择"ModelSim-Altera"，语言选 Verilog HDL。这一步很关键，关系到后面能否直接调用 Modelsim 进行联合仿真。