在嵌入式视觉系统中，视频数据的本质是一种强时序、高带宽、天然并行的数据流。相比 MCU 和通用 CPU，FPGA 在以下几个方面具有不可替代的优势：
- 像素级并行处理，无需缓存即可实时输出
- 时序完全可控，适合 HDMI、LVDS、MIPI 等接口
- 显示管线可裁剪、可扩展，便于后期叠加算法模块
因此，在摄像头、工业显示、边缘视觉等场景中，RGB → HDMI 往往是 FPGA 入门视觉系统的第一个'里程碑工程'。
一、RGB 转 HDMI 的系统级原理
1. HDMI 的本质：TMDS 串行化显示接口
HDMI 并不是'RGB 并行接口'，而是基于 TMDS 的高速串行协议：
- 3 条 TMDS 数据通道：R / G / B
- 1 条 TMDS 时钟通道
- 每个像素周期：
- RGB 各 8 bit → TMDS 编码 → 10 bit
- 再以 5× 像素时钟进行串行发送
换句话说：
HDMI = 像素并行 → 编码 → 高速串行差分链路
2. FPGA RGB → HDMI 的标准流水线
在 FPGA 中，一个'教科书级'的 HDMI 显示链路应当是：
像素时钟生成 ↓ 视频时序控制（HS / VS / DE） ↓ RGB 数据生成（TPG / 摄
