本文介绍 FPGA 时序约束的核心概念与 SDC 模板写法。涵盖主时钟定义、复位伪路径设置、输入输出延时约束及跨时钟域处理。提供通用 SDC 代码模板和常见避坑指南，帮助工程师快速解决时序收敛问题，适用于自学、竞赛及企业工程实践。
不用记复杂原理，简单直白说 4 点，你就知道它有多重要：
几乎所有 FPGA 工程，时序约束的第一件事，就是定义主时钟——时钟是时序约束的核心，时钟约束没写对，后面全白搭。
SDC 约束用 TCL 语言编写，下面是最常用的主时钟约束模板，只需修改时钟名称和周期，就能直接复制到工程里：
# 50MHz 系统时钟（工程最常用，直接复制可用）
create_clock -name clk -period 20 [get_ports clk]
# 100MHz 时钟（按需开启，注释掉的解除注释即可）
# create_clock -name clk_100m -period 10 [get_ports clk_100m]
# 200MHz 时钟（高频场景示例）
# create_clock -name clk_200m -period 5 [get_ports clk_200m]
关键要点（新手必看，别算错）：
FPGA 工程里的复位信号（比如 rst_n），大多是异步复位、同步释放，这类信号不需要做时序检查，加上下面这句约束，能减少大量无效的时序报错，让时序报表更干净。
# 复位设为异步，不做时序检查（直接复制可用）
set_false_path -from [get_ports rst_n]
作用解析（新手易懂）：
输入输出延时约束，是针对工程中的外部输入信号（比如 data_i）、外部输出信号（比如 data_o）的约束，用于匹配外部芯片的时序。下面是工程里最常用、最简单的简化版写法，新手不用纠结复杂的理论，先写上，时序会立刻干净很多，后续再根据实际需求微调。
# 输入延时（示例：数据相对时钟滞后 5ns，直接复制可用）
set_input_delay -max 5 -clock clk [get_ports data_i*]
# 输出延时（示例：数据相对时钟超前 5ns，直接复制可用）
set_output_delay -max 5 -clock clk [get_ports data_o*]
关键要点（新手必看）：
如果你的工程有明确的跨时钟域信号（比如 clk1 和 clk2 两个无关时钟之间的信号传输），加上下面这句约束，能安全忽略这类跨时钟域路径的时序检查，解决大量时序违规问题，工程必备。
# 单 bit 同步器/多 bit 跨时钟域，直接设伪路径（按需开启，替换 clk1、clk2 为实际时钟名）
set_false_path -from [get_clocks clk1] -to [get_clocks clk2]
关键要点（新手不踩坑）：
下面整理了一套简化版通用 SDC 模板，你以后所有 FPGA 项目（毕设、竞赛、企业小项目）都能用这一套起步，按需开启注释、修改参数，不用从零编写，节省大量时间。
###########################################
# FPGA 通用时序约束模板（简化版）
# 新手直接全片复制，按需修改参数即可使用
###########################################
# 1. 时钟定义（核心，必须修改时钟名称和周期）
create_clock -name clk -period 20 [get_ports clk] # 50MHz 时钟，修改 period 适配其他频率（公式：1000/频率 (MHz)=周期 (ns)）
# create_clock -name clk_100m -period 10 [get_ports clk_100m] # 多时钟场景，按需开启
# 2. 复位异步忽略（减少无效报错，直接用）
set_false_path -from [get_ports rst_n]
# 3. 输入输出延时（简化版，新手默认 5ns 即可）
set_input_delay -max 5 -clock clk [get_ports data_i*] # 输入信号约束，data_i*匹配所有以 data_i 开头的输入端口
set_output_delay -max 5 -clock clk [get_ports data_o*] # 输出信号约束，data_o*匹配所有以 data_o 开头的输出端口
# 4. 跨时钟域忽略（按需开启）
# set_false_path -from [get_clocks clk1] -to [get_clocks clk2] # 替换 clk1、clk2 为实际时钟名，仅跨时钟域信号使用
# 5. 时序优化（可选，时序紧张时开启）
set_max_delay 10 -from [get_ports *] -to [get_registers *]
使用技巧：
结合多年教学和工程经验，整理了新手写时序约束最容易踩的 5 个坑，记牢、避开，能节省大量调试时间：
微信公众号「极客日志」，在微信中扫描左侧二维码关注。展示文案：极客日志 zeeklog
使用加密算法（如AES、TripleDES、Rabbit或RC4）加密和解密文本明文。 在线工具，加密/解密文本在线工具，online
将字符串编码和解码为其 Base64 格式表示形式即可。 在线工具，Base64 字符串编码/解码在线工具，online
将字符串、文件或图像转换为其 Base64 表示形式。 在线工具，Base64 文件转换器在线工具，online
将 Markdown（GFM）转为 HTML 片段，浏览器内 marked 解析；与 HTML 转 Markdown 互为补充。 在线工具，Markdown 转 HTML在线工具，online
将 HTML 片段转为 GitHub Flavored Markdown，支持标题、列表、链接、代码块与表格等；浏览器内处理，可链接预填。 在线工具，HTML 转 Markdown在线工具，online
通过删除不必要的空白来缩小和压缩JSON。 在线工具，JSON 压缩在线工具，online