FPGA车牌识别与Modelsim仿真：基于正点原子达芬奇Artix - 7的探索

FPGA车牌识别demo+Modelsim仿真demo 软件用的Vivado2019.2，板子用的正点原子达芬奇Artix-7，FPGA芯片是XC7A35T，芯片下载到板子插好摄像头LCD显示屏即可用功能包括:图像采集，RGB转Ycbcr,sobel边缘检测，腐蚀膨胀，特征值提取与卷积模板匹配，将识别到的结果显示在LCD显示屏（ALIENTEK正点原子 3寸RGB 800×480）上车牌识别工…

涅槃凤凰发布于 2026/4/6更新于 2026/5/2082K 浏览

文章配图

最近在研究FPGA车牌识别相关项目，今天就来和大家分享一下基于正点原子达芬奇Artix - 7开发板的车牌识别demo以及配套的Modelsim仿真demo，所使用的软件是Vivado2019.2 。

一、硬件基础

本次选用的正点原子达芬奇Artix - 7开发板，其FPGA芯片为XC7A35T 。这颗芯片性能稳定，足以满足车牌识别这类复杂图像处理任务的需求。只需要将下载好程序的芯片插在板子上，连接好摄像头（OV5640）和LCD显示屏（ALIENTEK正点原子4.3寸RGB 800×480），就能开始车牌识别的奇妙之旅。

二、功能实现解析

1. 图像采集

图像采集部分主要负责从OV5640摄像头获取图像数据。在Vivado环境下，可以通过编写Verilog代码来实现与摄像头的通信协议，如配置摄像头的分辨率、帧率等参数。

module ov5640_interface ( input wire clk, input wire rst, // 摄像头相关信号 input wire vsync, input wire href, input wire pixel_clk, input wire [7:0] data, // 输出采集到的图像数据 output reg [23:0] img_data, output reg img_valid ); always @(posedge pixel_clk or posedge rst) begin if (rst) begin img_data <= 24'd0; img_valid <= 1'b0; end else if (vsync && href) begin img_data <= {data, data, data}; // 简单示例，实际可能需调整 img_valid <= 1'b1; end else begin img_valid <= 1'b0; end end endmodule

在这段代码中，通过pixel*clk**时钟信号来采样摄像头输出的像素数据data**，当vsync**（垂直同步信号）和href**（水平同步信号）有效时，将像素数据转换为24位的RGB格式并输出img*data，同时拉高img_valid表示数据有效。

2. RGB转Ycbcr

文章配图

一、硬件基础

二、功能实现解析

1. 图像采集

module ov5640_interface ( input wire clk, input wire rst, // 摄像头相关信号 input wire vsync, input wire href, input wire pixel_clk, input wire [7:0] data, // 输出采集到的图像数据 output reg [23:0] img_data, output reg img_valid ); always @(posedge pixel_clk or posedge rst) begin if (rst) begin img_data <= 24'd0; img_valid <= 1'b0; end else if (vsync && href) begin img_data <= {data, data, data}; // 简单示例，实际可能需调整 img_valid <= 1'b1; end else begin img_valid <= 1'b0; end end endmodule