FPGA 千兆以太网 SGMII 接口配置实战

多个 SGMII 端口的共享一个 core 的连接图示：

IP 核端口信号说明如下：

// input ports
.independent_clock_bufg (clk_200m ), // 必须为 200MHz 时钟
.configuration_vector (5'b10000 ),
.an_adv_config_vector ('d33 ),
.an_restart_config ('b0 ),
.speed_is_10_100 (speedis10100 ), // 链接 MAC IP Core 速度标识
.speed_is_100 (speedis100 ),       // 链接 MAC IP Core 速度标识
.sigal_detect ('b1 ),              // 信号检测

// output ports
.status_vector (),                  // IP Core 及 SGMII 链路状态

status_vector 用于监控当前 IP 核及链路状态，具体 Bit 位定义参考下图：

Tri-Mode Ethernet MAC 配置

配置策略上，关闭 MDIO 和自适应功能，直接锁定 1000M 速率。

同时关闭包过滤和统计功能以简化逻辑。

相关端口信号说明：

//----------------------------------//
// input ports
.gtx_clk (userclk2_out ),           // 链接 SGMII IP Core 的 userclk2_out
.pause_val ('b0 ),                  // 暂停信号
.pause_req ('b0 ),                  // 暂停请求

// output ports
.speedis10100 (speed_is_10_100),    // 链接 SGMII IP Core 速度标识
.speedis100 (speed_is_100 ),        // 链接 SGMII IP Core 速度标识

上板验证

测试环境：芯片型号 xc7z045ffg900-2，Bank109 共四路 SGMII 端口。 测试结果：四路逻辑端接收的 AXIS 数据正确，接收与发送均正常。

注意事项与遗留问题：

1. 两个 IP 核目前均强制设置为千兆，尚未验证自适应协商功能。
2. MAC IP 与 SGMII IP 配置 MDIO 后曾出现异常，暂未进一步深入验证，建议优先尝试非 MDIO 方案。