FPGA千兆以太网SGMII接口配置指南

一、背景环境

物理链路：外部标准千兆网络 RJ45 接口经 PHY 芯片转换为 SGMII 信号，接入 Xilinx FPGA 的 GTX 收发器，以实现网络数据的正确收发。

本设计采用以下两个 Xilinx IP 核：

• 1G/2.5G Ethernet PCS/PMA or SGMII (PG047)
• Tri-Mode Ethernet MAC (PG051)

二、1G/2.5G Ethernet PCS/PMA 配置说明

1. MAC 接口选择：若 MAC IP 核需与 Zynq PS 端连接，可选择 Zynq PS 接口模式。

2. 物理介质类型：本设计选择 SGMII 模式。若使用电口 SFP 模块，可选择 1000BASE-X 模式。

3. MDIO 配置：本次设计未勾选 MDIO 接口（实测勾选后存在配置异常问题）。

4. ：同一 GTX Bank 内的多个通道共享一组差分参考时钟。若设计多个 SGMII 端口，仅其中一个 PCS/PMA 实例需包含参考时钟（Include Shared Logic），其余实例应选择不包含。