FPGA 入门指南：从点亮第一颗 LED 开始

一、到底啥是 FPGA？

刚接触硬件的同学可能会困惑：这货和单片机有啥区别？简单来说，FPGA（Field Programmable Gate Array，现场可编程门阵列）就像一张白纸，你可以用硬件描述语言（比如 Verilog）在上面构建任意数字电路。

单片机是现成的芯片（固定架构），而 FPGA 允许你从底层构建电路。例如：单片机是组装好的乐高套装，FPGA 就是一堆零散的积木块，想拼成飞机还是坦克全看你的代码怎么写。

二、开发环境搭建

1. 安装包获取

到 Xilinx 官网下载 Vivado Design Suite（社区版免费）。注意选择 2020.1 之后的版本（对新手更友好）。安装时记得勾选 Vivado HL Design Edition 和对应器件支持（比如 Artix-7 系列）。

2. 硬件准备

推荐先用在线仿真器练手。等基础扎实了再入手开发板，如 Nexys A7、Basys3 或 DE10-Nano。

3. 第一个工程创建

打开 Vivado → 点击 Create Project → 选择 RTL Project → 添加新 Verilog 文件。重点来了：器件型号选 xc7a35tcsg324-1（对应多数入门开发板）。

三、Verilog 速成秘籍

// 基础结构模板
module my_module(
    input wire clk,      // 时钟信号
    input wire rst_n,    // 复位信号（低有效）
    output reg led       // LED 输出
);
    // 组合逻辑用 assign
    assign a = b & c;
    // 时序逻辑用 always 块
    always @(posedge clk or negedge rst_n) begin
        if(!rst_n) begin
            led <= 1'b0; // 复位时 LED 灭
        end else begin
            led <= ~led; // 翻转 LED 状态
        end
    end
endmodule

必须掌握的 10 个核心语法：

1. module/endmodule ➔ 电路模块定义
2. input/output ➔ 输入输出端口
3. wire/reg ➔ 线网与寄存器
4. assign ➔ 组合逻辑赋值
5. always ➔ 过程块（时序逻辑）
6. posedge/negedge ➔ 时钟边沿检测
7. if/else ➔ 条件判断
8. case ➔ 多路选择
9. parameter ➔ 参数定义
10. # ➔ 延时控制（仅仿真用）

四、实战：LED 流水灯

1. 代码实现

module led_run(
    input clk_100MHz,   // 开发板上的 100MHz 时钟
    input rst_n,        // 复位按键（低电平有效）
    output reg [3:0] leds // 4 位 LED 输出
);
    // 分频器：100MHz -> 1Hz
    reg [26:0] counter;
    always @(posedge clk_100MHz or negedge rst_n) begin
        if(!rst_n) begin
            counter <= 0;
        end else begin
            counter <= (counter == 27'd99_999_999) ? 0 : counter + 1;
        end
    end
    // LED 流水效果
    always @(posedge clk_100MHz or negedge rst_n) begin
        if(!rst_n) begin
            leds <= 4'b0001; // 初始状态
        end else if(counter == 27'd99_999_999) begin
            leds <= {leds[2:0], leds[3]}; // 循环左移
        end
    end
endmodule