FPGA 实现任意角度图像旋转原理与代码设计

reg signed [12:0] x_cos ;
reg signed [12:0] y_sin ;
reg signed [12:0] y_cos ;
reg signed [12:0] x_sin ;
assign row_abs = row_size;
assign col_abs = col_size;
// 得到旋转后图片的中点
assign row1 = row_abs >> 1 ;
assign col1 = col_abs >> 1 ;
always @(posedge clk_i, negedge rstn_i) begin
    if (!rstn_i) x_cos <= 'd0 ;
    else if(r_rotate_valid_1d) x_cos <= ((hcnt - col1 ) * cosout) >>>14;
    else x_cos <= x_cos ;
end
always @(posedge clk_i, negedge rstn_i) begin
    if (!rstn_i) y_sin <= 'd0 ;
    else if(r_rotate_valid_1d) y_sin <= ((vcnt-row1 ) * sinout) >>>14;
    else y_sin <= y_sin ;
end
always @(posedge clk_i, negedge rstn_i) begin
    if (!rstn_i) y_cos <= 'd0 ;
    else if(r_rotate_valid_1d) y_cos <= ((vcnt - row1 ) * cosout) >>>14;
    else y_cos <= y_cos ;
end
always @(posedge clk_i, negedge rstn_i) begin
    if (!rstn_i) x_sin <= 'd0 ;
    else if(r_rotate_valid_1d) x_sin <= ((hcnt - col1 ) * sinout) >>>14;
    else x_sin <= x_sin ;
end

2.5 第三级流水

将旋转后的坐标映射回原始图像坐标。流程为：屏幕坐标转中心坐标系 -> 应用旋转公式 -> 转回屏幕坐标系。注意中间减去的半宽半高需在最后加回。

always @(posedge clk_i, negedge rstn_i) begin
    if (!rstn_i) r_rotate_valid_2d <= 'd0 ;
    else r_rotate_valid_2d <= r_rotate_valid_1d ;
end
always @(posedge clk_i, negedge rstn_i) begin
    if (!rstn_i) hcnt_rotate <= 'd0 ;
    else if(r_rotate_valid_2d==1'b1) hcnt_rotate <= x_cos - y_sin + (COL>>1 ) ;
    else hcnt_rotate <= 'd0 ;
end
always @(posedge clk_i, negedge rstn_i) begin
    if (!rstn_i) vcnt_rotate <= 'd0 ;
    else if(r_rotate_valid_2d==1'b1) vcnt_rotate <= y_cos + x_sin + (ROW>>1) ;
    else vcnt_rotate <= 'd0 ;
end

2.6 第四级流水线

读取原始图像数据。需校验 hcnt_rotate 和 vcnt_rotate 是否在原图范围内，防止地址溢出。ROM IP 核存放预处理的图像数据，读出数据存在单时钟延迟，因此第五级流水用于对齐。

always @(posedge clk_i, negedge rstn_i) begin
    if (!rstn_i) r_rotate_valid_3d <= 'd0 ;
    else r_rotate_valid_3d <= r_rotate_valid_2d ;
end
always @(posedge clk_i, negedge rstn_i) begin
    if (!rstn_i) begin
        rden <= 'd0 ;
        addra <= 'd0 ;
    end else if(r_rotate_valid_3d==1'b1) begin
        if((hcnt_rotate>='d0)&&(hcnt_rotate<COL)&&(vcnt_rotate>='d0)&&(vcnt_rotate<ROW)&&data_cnt<ROW*COL) begin
            rden <= 1'b1 ;
            addra<= COL*vcnt_rotate + hcnt_rotate ;
        end else begin
            rden <= 1'b0 ;
            addra<= 'd0 ;
        end
    end else begin
        rden <= 'd0 ;
        addra <= 'd0 ;
    end
end
always @(posedge clk_i, negedge rstn_i) begin
    if (!rstn_i) data_cnt <= 'd0 ;
    else if (data_cnt == ROW*COL - 1) data_cnt <= 'd0 ;
    else if (r_rotate_valid_3d && (hcnt_rotate>='d0)&&(hcnt_rotate<COL)&&(vcnt_rotate>='d0)&&(vcnt_rotate<ROW)) data_cnt <= data_cnt + 'd1 ;
end
img_mem_gen img_mem_gen_inst (
    .address ( addra ),
    .clock ( clk_i ),
    .rden ( rden ),
    .q ( rom_data )
);

3. 仿真结果

测试了不同角度的旋转效果。

• 30°旋转：逆时针旋转，图像边缘完整。
• -30°旋转：顺时针旋转，无畸变。
• 228°旋转：大角度旋转，坐标映射准确。

任意角度、任意方向均可支持，其他角度未一一列举。

4. 结语

本方案基于 FPGA 逻辑实现，重点在于坐标变换与时序控制。实际项目中需根据具体硬件平台调整 LCD 时序参数及 ROM 深度。代码架构遵循流水线设计，保证了实时性。若在实际应用中遇到时序问题，建议优先检查行场计数器的对齐情况。