目录
一、核心定义
扇出 指的是：一个逻辑单元的输出信号，直接驱动多少个其他逻辑单元的输入。
简单来说，就是 '一个输出能带多少个负载（输入）'。
二、一个生动的比喻
你可以把一个逻辑单元（比如一个触发器的输出）想象成一个音响，而把它要驱动的其他逻辑单元的输入想象成耳机。
- 低扇出：就像这个音响只连接了2-3个耳机。每个耳机都能获得清晰、强劲的声音（信号），而且音响本身很轻松。
- 高扇出：就像这个音响通过一大堆分线器，同时连接了500个耳机。这时，每个耳机听到的声音都会变得非常微弱（信号变差），而且音响可能会因为负载过重而发热、失真甚至损坏。
在FPGA中，'声音微弱和失真'对应的就是 **'信号延迟增加'** 和 '信号波形变差（斜率下降）'。
三、为什么扇出在FPGA中如此重要？
在FPGA中，逻辑单元之间的连接是通过可编程的布线资源实现的。高扇出会带来几个主要问题：
时序问题（最主要的问题）增加布线延迟：一个信号要驱动很多负载，意味着它需要在FPGA芯片上走很长的线路，连接到各个分散的目标点。这大大增加了信号在布线上的传播时间。导致建立时间/保持时间违例：这个增加的延迟可能会使信号无法在下一个时钟周期到来之前，稳定地传递到所有目标寄存器，从而导致时序违规，电路无法在指定频率下正常工作。功耗问题高扇出意味着一个信号需要切换（充放电）非常大的电容负载（所有负载输入电容和布线电容的总和）。根据公式
P = CV²f，动态功耗与电容C成正比，所以高扇出会显著增加功耗。拥塞问题一个高扇出的信号会占用大量的布线资源，可能会导致FPGA局部区域布线资源紧张，从而影响布局布线工具的工作，甚至导致布线失败。
四、FPGA与ASIC在扇出处理上的区别
这一点很重要：
在ASIC中：扇出是一个固定的电气特性。一个标准单元（如反相器）的驱动能力是有限的，其最大扇出数有严格限制，否则电路根本无法工作。在FPGA中：扇出更多地是一个性能和资源问题。因为FPGA内部的布线资源是预先制造好的，它有足够的驱动能力来连接非常多的点（即扇出可以非常高，理论上可达数万）。问题不在于'能不能连'，而在于'连了之后速度有多慢，功耗有多大'。
五、如何优化高扇出？
当设计出现高扇出网络时（综合或布局布线工具会给出警告），常用的优化方法有：