前言
最近使用 Altera Stratix 10 SOC 器件做项目开发，需要用 Nios 软核 CPU 做一些寄存器控制操作。Quartus Prime 24.1 之后版本的工具已不支持 Nios II processor IP，具体请参考：AN 1009: Preserving Nios II Processor IP for Quartus Prime Version 24.1 and Newer。后续版本必须使用 Nios V，且 Altera 所有类型的 FPGA 都支持 Nios V。
前期准备
- 系统：Windows 11；
- EDA 工具：Quartus Prime Pro 25.1.1；
- Ashling RiscFree IDE：Quartus 安装时选择即可。
Nios V 介绍
详细内容请参考：Overview • Nios V Processor Reference Manual
1. Nios V processor IP 是什么
Altera FPGA 通过逻辑电路实现的 RISC-V 架构的软核 CPU，该 IP 不包括外设和外设的连接逻辑，只有软核 CPU 的电路部分。
2. Nios V processor IP 分类
分为 Nios V/c、Nios V/m 和 Nios V/g 三种 IP。
- Nios V/c Processor：基于 RISC-V RV32I 指令集的紧凑型软核 CPU，指令和数据公用 128 KB on-chip memory；
- Nios V/m Processor：基于 RISC-V 指令集的微控制器软核 CPU，支持五级 Pipelined 和 Non-pipelined 两种配置，指令和数据公用 128 KB on-chip memory；
- Nios V/g Processor：基于 RISC-V RV32IMZicsr 指令集的通用软核 CPU，支持五级 Pipelined，指令和数据公用 128 KB on-chip memory，指令和数据各有 4KB 的 cache。
