JFM | 空军工程大学宗豪华、吴云等:基于FPGA的深度强化学习框架实现超音速闭环智能流动控制实验

JFM | 空军工程大学宗豪华、吴云等:基于FPGA的深度强化学习框架实现超音速闭环智能流动控制实验

基于高速实验深度强化学习框架的超音速闭环流动控制

Closed-loop supersonic flow control with a high-speed experimental deep reinforcement learning framework

宗豪华¹,吴云¹,李金平²,苏志²,梁华²

引用格式:H. Zong, Y. Wu, J. Li, Z. Su, and H. Liang. Closed-loop supersonic flow control with a high-speed experimental deep reinforcement learning framework[J], Journal of Fluid Mechanics, 2025, 1009: A3.

编者按

复杂流动控制研究受限于缺乏低阶显示表达的流体动力学模型,所以长期以来多采用试探、观察和分析三步走“马后炮”式研究模式。无模型自适应控制、强化学习和流场预解分析技术的发展,为打破这类研究模式提供了强有力的方法基础。此文就是一篇深度强化学习解决复杂高速流动闭环控制的杰作。相比低速、低Re流动,高速流动的频谱更宽、流动结构尺度更丰富、系统复杂性更强,这对硬件响应和算法实时性提出了更大的挑战。该文以Ma=2的后台阶流动为例(Re和速度在公开文献中,皆创纪录),采用提出的FeDRL框架,通过仅需10s的风洞运行,就能设计出性能碾压传统遍历试凑法(最佳定频控制,数小时/数天)获得的控制律。

摘要:

虽然基于深度强化学习(DRL)的主动流动控制已经在低雷诺数仿真环境中得到了广泛的验证,但在真实实验条件下进行DRL控制仍存在很大挑战,其中之一便是数据采集和神经网络推理的强实时性(亚ms量级)。本研究提出了一种基于FPGA的高速实验深度强化学习框架(缩写:FeDRL),控制频率最高可10 kHz,比传统基于CPU的框架(100 Hz以下)高出两个数量级。以Mach 2的超音速后台阶流动为例,对FeDRL增强流动掺混的有效性进行测试。结果表明,仅需10秒的风洞运行时间,就能训练出比最佳定频控制还要优越的闭环控制律,将剪切层速度脉动增加21.2%。如此高的控制律优化效率在以前的闭环流动控制实验中还从未报道过(典型风洞测试时间:数小时至数天)。

正文:

图1 现有DRL流动控制研究所对应的速度和雷诺数

主动流动控制(AFC)通过在流场中引入局部可控扰动来改善绕流物体的宏观特性,有望大幅改善飞行器的气动性能,其核心是控制律。深度强化学习作为一种解决博弈和决策问题的最佳机器学习方法,为主动流动控制提供了一个全新思路。图1总结了目前基于DRL的流动控制研究。总体来看,大部分的研究都在低雷诺数条件下开展,对象包括圆柱、翼型等。相比之下,实验研究较少,尤其是高速高雷诺数航空流动的深度强化学习实验研究,目前还是一片空白(图1绿色区域)。这其中的主要难度在于航空流动速度高、湍流结构演化快,典型特征频率在kHz量级。为了能够实现实时在线控制,要求深度强化学习必须在μs量级实现流场感知、神经网络推理以及激励输出。基于CPU的DRL框架受数据通信、采集等环节的限制,控制频率通常在100Hz以下。

图2 基于DRL和RBF神经网络的高速实验DRL控制框架

本研究通过对硬件和算法的高度整合,提出了一种基于FPGA(现场可编程逻辑门阵列)的高速实验DRL控制框架(FeDRL)。数据采集模块直接挂载在FPGA上,能够在一个时钟周期内抓取和输出数据,同时神经网络的计算也能够利用FPGA进行加速,省去了传统框架中硬件间的通信时间。图2以经典的DQN算法为例进行了示意。该框架包含了两个并行执行的循环:在FPGA控制器中高速执行的实时控制循环(1-10kHz)和在CPU上的低速训练循环(10Hz)。神经网络控制律采用了结构简单、参数量少的径向基函数进行表达,典型控制频率可以达到1kHz量级以上。前期,该框架的有效性已在低速后台阶流动(POF, 2024, 36:105102)和翼型分离流动(POF, 2024, 36:091708)中得到了验证。本研究的重点旨在进一步将其拓展到超音速流动。

图3 (a)- (b)平板实验模型的示意图;(c)等离子体激励器结构

超音速后台阶流动控制实验在空军工程大学的超音速风洞中进行,马赫数为2。等离子体合成射流激励器作为主动控制装置对流场施加扰动,下游剪切层中的热线传感器提供流场的反馈信息,目标是最大化剪切层内的速度脉动。结果表明,仅需10秒的训练时间,FeDRL框架就能找到有效的闭环控制策略,使瞬时奖励rt从0上升至0.2左右,同时训练损失也在10秒内迅速收敛。对比基于策略的DRL算法(如PPO),FeDRL框架的优化效率高出一个数量级。从功率谱密度对比也可验证DRL控制的有效性,最佳案例下的的速度脉动增加量可达21.2%。通过控制律可视化可以发现,DRL控制策略可以进一步简化为二维的阈值触发控制策略:即当剪切层的瞬时位置高于基准平均位置时,应开启等离子体激励施加一次脉冲扰动。

图4 (a)瞬时奖励和损失的变化;(b)激励概率变化;(c)功率谱;(d)控制指令分布

将这种DRL控制策略与开环控制方法进行比较。结果表明,大部分放电频率下等离子体合成射流都能使功率谱峰值和低频波动幅度升高。随着放电频率的增加,热线速度脉动先增大后减小,最大值出现在放电频率为5 kHz时,与DRL中的动作更新频率一致。但定量来看,定频控制所获得的控制收益(10.5%)仅为最佳DRL控制(21.2%,案例2)的一半。

图 5 (a)功率谱密度和(b)电压脉动值的相对增加

公众号原文链接(文末附论文资源):

https://mp.weixin.qq.com/s/lGFg7WxLUo5q8RNsXnQZPA

相关论文推荐:

PRF|西北工业大学高传强,杨新宇等:复杂流动建模的新途径:基于闭环辨识的线性建模方法

AIAA J | 西北工业大学高传强,马榕池等:基于解析分析的跨声速激波抖振最优射流控制位置和角度设计

力学学报 | 西工大袁昊、寇家庆等:流体力学预解分析方法研究进展

博士学位答辩PPT分享 | 数据驱动的典型分离流及其流固耦合动力学控制研究

JFM|哈工大(深圳)胡钢团队:基于稀疏表面压力感知的动态特征驱动深度强化学习圆柱流动控制方法

POF | 哈尔滨工业大学(深圳)董欣辉等:基于代理模型和深度强化学习的圆柱主动流动控制实验研究

基于深度强化学习的方柱主动流动控制研究

梯度增强的机器学习控制方法用于稳定多频率开腔流动

注:本文由论文原作者整理并投稿分享,获作者授权发布。

Read more

uni-app 之 设置 tabBar

tabBar 是移动应用中常见的导航模式,uni-app 提供了丰富的 API 来动态控制 tabBar 的外观和行为。 1. uni.setTabBarItem(object) 动态设置 tabBar 某一项的内容 参数说明 属性类型默认值必填说明indexnumber是tabBar 的哪一项,从左边算起textstring否tab 上的按钮文字iconPathstring否图片路径,icon 大小限制为 40kbselectedIconPathstring否选中时的图片路径,icon 大小限制为 40kbsuccessfunction否接口调用成功的回调函数failfunction否接口调用失败的回调函数completefunction否接口调用结束的回调函数 示例代码 uni.setTabBarItem({index:0,text:"首页",iconPath:"/static/icon/home.png",selectedIconPath:"/static/icon/home-active.png",}); 2.

AI绘画不求人:Z-Image Turbo本地部署全攻略,开箱即用

AI绘画不求人:Z-Image Turbo本地部署全攻略,开箱即用 你是不是也经历过这样的时刻:看到一张惊艳的AI插画,立刻打开浏览器搜教程,结果被“CUDA版本冲突”“PyTorch编译失败”“显存不足OOM”这些报错拦在门外?明明只是想画一幅水墨小景,却卡在环境配置第三步,连WebUI的界面都没见着。 别再折腾了。今天这篇不是教你“如何硬刚报错”,而是直接给你一条干净、稳定、真正能跑起来的本地部署路径——专为 Z-Image Turbo 量身定制的 Gradio + Diffusers 极速画板镜像,从下载到出图,全程无需改一行代码、不装一个依赖、不碰一次终端命令。它不是“理论上可行”的方案,而是我亲手在RTX 4060、RTX 3090、甚至16GB显存的MacBook Pro(M3 Max + Metal后端)上反复验证过的“开箱即用”方案。 更关键的是,它解决了国产AI绘画模型落地最头疼的三大痛点:黑图、

基于FPGA的千兆以太网源代码实现与设计实战

本文还有配套的精品资源,点击获取 简介:本设计基于FPGA平台,实现千兆以太网的数据传输功能,适用于高速网络通信场景,如视频信号的高效传输。通过Verilog等硬件描述语言,构建包括以太网物理层(PHY)、MAC控制器、Wishbone总线接口等核心模块,并提供完整的测试平台与行为模型用于仿真验证。配套的使用说明指导开发者在特定FPGA平台上配置和部署该系统,具有较强的工程实用性。该方案广泛应用于嵌入式系统、工业控制和高性能数据传输领域,是掌握FPGA网络接口开发的重要实践项目。 1. FPGA千兆以太网设计概述 随着高速通信需求的不断增长,基于FPGA实现千兆以太网接口已成为嵌入式系统、工业控制和视频传输等领域的重要技术手段。本章从系统架构出发,阐述FPGA在千兆以太网设计中的核心优势——强大的并行处理能力、灵活的可重构性以及极低的数据处理延迟。重点介绍关键功能模块的划分与协作机制,包括PHY层接口、MAC控制器、Wishbone总线桥接及数据包处理引擎,并结合IEEE 802.3标准解析千兆以太网帧结构与物理层规范。同时,明确顶层模块( eth_top )的数据流向与控制

FPGA实现MIPI协议全解析 + MIPI协议完整时序规范

FPGA实现MIPI协议全解析 + MIPI协议完整时序规范

一、MIPI协议核心基础认知 百度网盘链接:https://pan.baidu.com/s/1rDsLAXGj8WbX82teSkhuIw?pwd=1234 提取码: 1234 包含FPGA系统学习资料,免费分享 1. MIPI协议定义与核心特点 MIPI(Mobile Industry Processor Interface,移动产业处理器接口)是由MIPI联盟制定的高速串行差分接口协议,最初为手机、平板等移动设备设计,目前广泛应用于FPGA/嵌入式的图像采集(摄像头)、显示驱动(液晶屏)、高速数据传输 场景。 核心特点: ✅ 采用差分信号传输,抗干扰能力强、EMI电磁辐射小; ✅ 支持高低速双模切换,兼顾高速大数据传输和低速控制指令传输; ✅ 串行传输,引脚数量极少(对比并行RGB的几十根引脚,MIPI仅需时钟+1~4路数据差分对),硬件设计简洁; ✅ 传输速率高:单lane(数据通道)速率可达1Gbps~