摘要
如今，随着卫星导航技术的飞速发展，位置信息服务已经融入到我们的日常生活中，导航目前被称为继移动互联网后第三大产业。卫星导航在维护国家的安全中也发挥着不可替代的作用。为了使导航系统不受干扰的影响，本文以北斗导航系统为平台，研究基于阵列天线的自适应抗干扰算法。
首先，文章就自适应抗干扰算法的原理和方法进行了系统介绍，并在 MATLAB 中建立阵列模型，对基于功率倒置算法的空域抗干扰算法和空时联合抗干扰算法进行性能仿真。然后根据系统的指标，确定了在 FPGA 中实现抗干扰算法的方案，包括数字下变频、权值计算、数据加权、数字上变频等模块。根据权值计算模块实现方式的不同，本文提供了两种抗干扰算法在 FPGA 中实现的方案：一种是基于 FPGA 嵌入式软核 NIOS II 的抗干扰实现，将权值计算的过程放在 NIOS II 软核中，用 C 语言进行实现；另一种是基于逻辑语言的抗干扰算法的实现，即用硬件描述语言 Verilog HDL 进行权值的计算。权值计算涉及到浮点数运算和 Hermite 矩阵求逆，本文给出了各模块的设计方法和仿真结果，并与 MATLAB 仿真结果进行对比。最后给出了两种实现方案的实测结果，表明两种实现方案都具备抗干扰性能，验证了抗干扰系统的正确性。
关键词：空域滤波，空时自适应处理，矩阵求逆，浮点运算，DDC，FPGA，NIOS II
6 北斗导航系统抗干扰算法实测验证
本章主要对空域和空时两种抗干扰算法进行实测验证。权值计算 FPGA 实现的过程中，两种算法的区别主要在于协方差矩阵的维数上。空域算法协方差矩阵维数低，采用分块求矩阵逆的方法，占用资源少，权值更新时间短，选用低成本、低功耗的 CYCLONE III 系列作为实现平台即可。空时算法协方差矩阵为高阶矩阵，分块求矩阵逆的方法不再适合。CYCLONE V 系列提供了实数矩阵求逆的 IP 核，在该 IP 核的基础上可以快速求出复数共轭对称矩阵的逆。
6.1 抗干扰算法的硬件实现平台和实验场景的搭建
图 6.1 是系统的数字板结构框图。数字板主要由一片 FPGA 芯片、一片时钟芯片、一片 4 通道 ADC 芯片、一片配置芯片、一片 DA 芯片组成。为了实现低功耗、小型化的设计要求，ADC 芯片选用 AD9253。ADC 采样后的信号传送到 FPGA。在 FPGA 芯片中完成数字下变频、空域滤波（空时二维联合）算法、数据加权，然后再数字上变频，交给射频通道进行模拟上变频后，最后把数据交给接收机进行解调。
图 6.1 系统的数字板结构框图
空域算法的 FPGA 实验板主要是由 ALTERA 公司的 EP3C120F780 芯片和 ADI 公司的 AD9268 芯片组成，空时算法的 FPGA 实验板主要是由 ALTERA 公司的 5CGXFC7C6F23I7 芯片和 ADI 公司的 AD9253 芯片组成，两种算法使用的数字板的实物图如图 6.2 所示。
