基于 FPGA 的 16QAM 调制解调系统设计与实现

（三）载波处理模块：正交载波的生成与处理

包含载波产生与调制/解调子模块，是实现正交调制的核心。

1. 载波产生子模块（carrier_create）

• 核心功能：生成同步余弦（cos）与正弦（sin）载波，采用 ROM 查表法存储采样数据。地址由计数器（address_rom）控制，最大值 31 对应一个周期的 32 个采样点。
• 同步控制：支持载波同步信号（carry_sync）触发，上升沿清零计数器，实现相位对齐。

2. 载波调制子模块（mod_carry）

• 核心功能：I/Q 信号分别与 cos/sin 载波相乘。采用 8x8 有符号乘法器（lmp_mult_8x8），结果截位后相加得到最终调制输出（carry_mod_iq_out）。
• 时序对齐：多级寄存器延时确保相乘与相加过程同步，输出调制有效标志（carry_mod_vid_out）。

3. 载波解调子模块（demod_carry）

• 核心功能：接收外部 16QAM 信号，与载波相乘后经低通滤波器（FIR）滤波，还原 I/Q 基带信号。滤波模块（fir_demod）采用 31 阶 FIR，系数对称优化减少计算量。
• 干扰抑制：FIR 系数优化可有效抑制 2 倍载波频率的高频分量。

（四）16QAM 解调模块：还原基带信号

解调是调制的逆过程，核心是符号解映射与并串转换。

1. 核心功能

• 符号解映射：接收 8 位 I/Q 信号（demod_i_in, demod_q_in），扩展为 10 位并转绝对值。根据幅度判决：大于 310 对应高位 1，否则 0，得到 4 位并行符号（demod_data_para_r1）。
• 并串转换：通过移位寄存器（demod_data_para_r2）将 4 位并行转为串行（demod_data_out）。
• 时序对齐：多级寄存器延时确保解映射与转换同步，输出解调有效标志（demod_data_vid）。

2. 关键特性

• 符号判决阈值（310）经实测优化，抗噪能力强。
• 支持时钟使能（clk_nrz_en）控制，速率匹配。

（五）数据输出与控制模块：交互与显示

1. DAC 输出子模块（dac_bus_out1）

• 核心功能：将 I/Q 信号转换为 DAC 格式，支持 4 组输入选择。信号扩展为 10 位，通过时钟分频控制 DAC 选择、时钟与写使能，实现交替输出供示波器观察。
• 硬件适配：dac_reset 固定低电平，f_ref_c 固定高电平，确保稳定工作。

2. 信号选择子模块

• 1 位信号选择（onebit_to_dac1）：将 1 位信号转 10 位（1 对应 10'h1ff），便于观察高低电平。
• 8 位信号选择（eightbit_to_dac）：支持 8 组信号选择，多级寄存器缓存确保无抖动。

3. 上位机控制子模块（arm_iic_reg_top）

• 核心功能：通过 IIC 接口双向通信。上位机发送配置指令写入寄存器（data_out0~data_out9），FPGA 上传状态数据。IIC 时钟速率需不低于 26MHz。

4. 波形显示控制子模块（para_set）

• 核心功能：根据上位机输入（disp_type_in）输出显示控制信号，支持 5 种波形模式切换，满足不同测试需求。

（六）辅助模块

• 时钟分频模块（clk_div2）：主时钟 16 位分频，为各模块提供不同频率时钟。
• 系统参数配置模块（sys_para）：提供默认参数（8 路固定），未收到指令时使用默认值。

三、系统工作流程

（一）调制流程

1. 信号生成：信号源模块在 clk_nrz_en 使能下生成串行基带信号（如 PN8），输出 nrz_out、nrz_vid、nrz_fs。
2. 串并转换与映射：调制模块按 4 位分组，ROM 查表得 I/Q 8 位信号（mod_i_out, mod_q_out）。
3. 正交调制：载波模块生成 cos/sin，I/Q 信号相乘相加得 16QAM 调制信号（carry_mod_iq_out）。
4. DAC 输出：DAC 模块转换格式输出至 DAC，完成数模转换。

（二）解调流程

1. 信号输入与相乘：解调模块接收外部信号，与载波相乘得混合信号。
2. FIR 滤波：滤波器抑制高频干扰，输出清晰 I/Q 基带信号。
3. 解映射与转换：符号判决得 4 位并行数据，再转串行（demod_data_out）。
4. 波形显示：信号选择模块选原始与解调信号，通过 DAC 输出，上位机切换模式观察效果。

四、关键技术特性

1. 高可靠性：多级寄存器缓存与时序对齐设计减少失真；FIR 与阈值优化抵抗噪声。
2. 灵活性：支持多信号类型与长度配置，映射表可修改，IIC 配置灵活。
3. 资源优化：ROM 查表减少逻辑占用，FIR 系数优化降低计算量。
4. 可扩展性：接口标准化，易增加 64QAM/QPSK 或加密功能。

五、总结

基于 FPGA 的 16QAM 调制解调系统通过模块化设计，实现了从基带生成、调制、载波处理、解调到输出的完整链路。系统时序稳定、抗干扰能力强、配置灵活，各模块接口清晰，既保证了实时性又便于维护，为 FPGA 通信系统设计提供了可靠的参考方案。