仿真前言
作为一名 FPGA 工程师，在进行 FPGA 开发时，使用仿真工具至关重要。虽然部分简单逻辑代码可直接上板调试，但在工程开发中，首次编写的代码必须经过仿真验证。通过 ModelSim 查看波形变化，可以清晰地发现逻辑问题，相比在线逻辑分析仪，仿真能更高效地定位 RTL 代码错误。
仿真虽不能完全模拟真实硬件信号延迟或眼图，但能规避约 95% 因代码引起的错误，大幅节省后续硬件调试时间。做好仿真是避免与硬件 PCB 或上位机问题混淆的关键，有助于快速确认代码正确性。
ModelSim 介绍
ModelSim 是西门子 EDA（原 Mentor Graphics）旗下的专业 HDL 仿真工具。其核心优势在于单内核支持 VHDL、Verilog 和 SystemVerilog 混合仿真，广泛用于 FPGA 和 ASIC 的 RTL 与门级验证。
- 用途：数字电路设计的功能仿真、时序仿真、覆盖率分析与调试。
- 核心能力：
- 单内核混合仿真：原生支持多种语言，无需转换。
- 高性能编译：优化编译 + Tcl/Tk 脚本化，跨平台运行。
- 强调试工具：波形查看、断点调试、信号追踪、覆盖率分析。
- 生态兼容：对接 Xilinx Vivado、Intel Quartus Prime 等工具。
安装与配置
- 从官方渠道获取安装包并运行安装程序。
- 按照向导完成安装，建议安装路径为全英文目录。
- 同意许可协议后继续安装。
- 安装过程中，建议将 ModelSim 可执行文件加入系统 Path 变量，以便命令行调用。
- 安装完成后，需配置环境变量以激活软件。通常需要在系统环境变量中添加许可证文件路径（如 MGLS_LICENSE_FILE 或 LM_LICENSE_FILE），指向安装目录下的 LICENSE.TXT 文件。
- 确保环境变量配置正确后，即可启动 ModelSim 进行仿真工作。
