仿真前言
作为一名 FPGA 工程师，在进行开发时，使用仿真工具至关重要。部分开发者习惯直接上板调试，但对于复杂的工程代码，首次编写调试时进行仿真是非常必要的。通过 ModelSim 观察波形变化，可以清晰地验证逻辑功能，相比在线逻辑分析仪，能更高效地排查问题。
虽然仿真无法完全模拟真实的硬件信号延迟和质量，但它能帮助开发者规避约 95% 因代码逻辑引起的错误，从而在硬件调试阶段节省大量时间。做好仿真是避免与硬件 PCB、上位机之间问题扯皮的关键，能让开发者确信代码无误，快速定位问题。
ModelSim 介绍
ModelSim 是西门子 EDA（原 Mentor Graphics）旗下的专业 HDL 仿真工具。其核心优势在于单内核支持 VHDL、Verilog 和 SystemVerilog 混合仿真，广泛用于 FPGA 和 ASIC 的 RTL 与门级验证。
- 用途：数字电路设计的功能仿真、时序仿真、覆盖率分析与调试，覆盖单元/行为/系统级验证，适配 FPGA 与 ASIC 全流程。
- 核心能力：
- 单内核混合仿真：原生支持多种语言混合设计，无需转换。
- 高性能编译：优化编译 + Tcl/Tk 脚本化，速度快且跨平台。
- 强调试工具：支持波形查看、断点调试、信号追踪及覆盖率分析。
- 生态兼容：可无缝对接 Xilinx Vivado、Intel Quartus Prime 等工具。
安装步骤
- 获取安装包后，双击 exe 文件运行安装程序。
- 按照向导点击下一步，自定义安装目录（建议全英文路径）。
- 同意许可协议，等待安装完成。
- 安装过程中若提示是否将可执行文件加入 Path 变量，建议选择'是'以便命令行调用。
- 安装完成后，根据提示配置环境变量，确保软件可正常运行。
- 启动软件前，请确保已正确设置 License 文件路径（参考官方文档）。
