FPGA 开发从入门到实战指南
一、FPGA 是什么
FPGA（Field-Programmable Gate Array），即现场可编程门阵列，是一种高度灵活的'电子积木'系统。与传统的固定功能集成电路不同，它内部包含丰富的逻辑单元、存储单元及可编程连线资源。用户无需重新设计芯片物理结构，只需编写硬件描述语言（如 Verilog）代码，通过开发工具下载配置，就能快速实现信号处理、数据加密、视频编解码等功能。
如果把传统芯片比作只能完成特定任务的专用工具，那么 FPGA 就是可以根据需求随时变换形态的瑞士军刀。在数字电路设计领域，它打破了 ASIC 设计周期长、成本高且难以修改的困境，让设计者能快速验证想法并优化方案，大幅缩短研发周期。
如今，FPGA 的身影遍布通信、人工智能、汽车电子等多个领域。在 5G 通信中，它凭借高速并行处理能力保障信号稳定传输；在 AI 边缘计算场景下，它能部署轻量化模型，在保证效率的同时降低能耗；在汽车自动驾驶系统中，则负责处理传感器海量数据，进行实时环境感知。
二、学习前的准备
1. 硬件选型
一块合适的开发板是入门的第一步。选择时主要关注应用场景和核心参数。
如果是初学者，资源适中、价格亲民的开发板最为合适，比如 Xilinx Basys3 或 Intel DE10-Nano，它们能满足基础学习需求。若用于算法加速，需重点关注 DSP 单元数量和高速接口（如 PCIe、高速串行收发器）；进行通信协议开发，则需支持以太网、USB 3.0 等接口。
核心参数方面，Xilinx 系列中 Spartan-6/Artix-7 适合入门，Kintex/Virtex 适合进阶；Intel 系列 Cyclone IV/V 常用于基础项目，Stratix 系列用于高端项目。此外，还要留意逻辑单元（LUTs）、存储资源（Block RAM）、DSP 切片及时钟管理模块（PLL）的数量，这些直接决定了设计的复杂度上限。
2. 软件环境
主流开发工具包括 Vivado 和 Quartus Prime。
Vivado 是 Xilinx 推出的集成开发环境，支持从概念设计到产品交付的全流程，尤其适用于中大型项目及较新的 FPGA 系列。安装时需注意系统兼容性（Windows/Linux），确保磁盘空间充足（新版本约占用 35GB），且安装路径避免包含中文或空格。安装完成后还需加载 License 文件才能正常使用。
Quartus Prime 则是 Intel（原 Altera）的综合平台，对 CPLD、FPGA 和 SoC 设计支持良好。安装前同样要检查系统兼容性，Linux 系统可能需要 Java 运行环境和 X Window 系统，Windows 系统则需 DirectX 等组件。首次运行前建议手动配置环境变量，确保命令行工具能被识别。
三、基础知识入门
1. 数字电路回顾
扎实的数字电路基础是 FPGA 开发的基石。逻辑门是与门、或门、非门等基本单元，它们组合起来构建复杂的逻辑功能。例如，加法器就需要多个逻辑门处理二进制数。
时序电路也是关键组成部分，其输出不仅取决于当前输入，还依赖过去的状态。触发器（如 D 触发器）是基本存储单元，计数器则是特殊的时序电路，常用于计时和分频。理解这些概念，有助于明白如何通过编程配置 FPGA 内部的逻辑资源。
2. Verilog HDL 基础
Verilog 允许我们用文本形式描述硬件电路的功能、结构和连接关系。程序主要由模块（module）构成，每个模块都有输入输出端口及内部逻辑。
module module_name (
input wire clk,
input wire rst_n,
output reg [7:0] led
);
reg [24:0] counter;
always @(posedge clk or negedge rst_n) begin
if (!rst_n) begin
counter <= 0;
led <= 8'b11111110;
end else begin
if (counter == 25'd24999999) begin
counter <= 0;
led <= {led[6:0], led[7]};
end else begin
counter <= counter + 1;
end
end
end
endmodule
这段代码展示了一个简单的 LED 流水灯逻辑。reg 用于寄存器类型变量，可在 always 块赋值；wire 用于连线，常被 assign 语句赋值。运算符方面，Verilog 支持算术、逻辑、关系及位运算，能够灵活描述各种数字电路。
