SVG 静止无功发生器 DSP 程序代码解析与核心模块功能详解

PWM 模块是 SVG 的核心输出单元，负责生成驱动功率器件（如 IGBT）的 PWM 波形，实现无功电流的精确控制。

2.2.1 核心配置参数

#define CON_PWM_PERIOD 0x927 // PWM 周期配置（十进制 2343），对应 SVG 典型开关频率需求

2.2.2 核心函数接口

2.2.3 关键寄存器与配置

DSP2833x_EPwm.h 定义了 PWM 模块的完整寄存器映射，核心配置包括：

• 时基控制（TBCTL）：配置计数器模式（增计数/增减计数）、分频系数、同步方式。
• 比较控制（CMPCTL）：配置比较值加载模式（立即加载/影子加载）。
• 动作限定（AQCTL）：定义计数器在零值、周期值、比较值时的输出动作（置 1/清 0/翻转）。
• 死区控制（DBCTL）：配置上下桥臂死区时间，防止功率器件直通。

DSP2833x_EPwm_defines.h 提供了配置宏定义，简化开发：

#define TB_COUNT_UPDOWN 0x2 // 增减计数模式（适用于对称 PWM 波形）
#define AQ_SET 0x2 // 输出置 1
#define AQ_CLEAR 0x1 // 输出清 0
#define DB_FULL_ENABLE 0x3 // 使能完整死区控制

2.3 ADC 模块（DSP2833x_Ad.c.h）

ADC 模块负责采集 SVG 系统的关键模拟信号，包括电网电压、负载电流、直流母线电压等，为控制算法提供反馈数据。

2.3.1 寄存器结构设计

采用'结构体 + 联合体'设计，支持位操作和整体操作：

// ADC 控制寄存器 1 位定义
struct ADCTRL1_BITS {
    Uint16 rsvd1:4; // 保留
    Uint16 SEQ_CASC:1; // 级联序列器模式（SEQ1 和 SEQ2 级联为 16 通道）
    Uint16 SEQ_OVRD:1; // 序列器覆盖模式
    Uint16 CONT_RUN:1; // 连续运行模式
    Uint16 CPS:1; // ADC 核心时钟分频
    Uint16 ACQ_PS:4; // 采样窗口大小（1-16 个 ADC 时钟周期）
    Uint16 SUSMOD:2; // 仿真挂起模式
    Uint16 RESET:1; // ADC 复位
    Uint16 rsvd2:1; // 保留
};
union ADCTRL1_REG {
    Uint16 all; // 整体操作
    struct ADCTRL1_BITS bit; // 位操作
};

2.3.2 核心功能配置

• 序列器配置：支持 SEQ1 和 SEQ2 两个独立序列器，可配置为级联模式（最大 16 通道采集）或独立模式。
• 采样触发：支持 EPWM 触发、外部触发、软件触发，SVG 中常用 EPWM 同步触发（确保采样与 PWM 开关同步）。
• 结果存储：16 个结果寄存器（ADCRESULT0~ADCRESULT15），对应 16 个采集通道。

2.4 DMA 模块（DSP2833x_DMA.h + DSP2833x_Dma_defines.h）

DMA（直接内存访问）模块用于 ADC 采集数据的高速传输，避免 CPU 干预，提升系统实时性。

2.4.1 核心功能特点

• 支持 6 个独立通道，可配置为不同数据源和目的地址。
• 支持 burst 传输和连续传输模式，适配 ADC 批量数据采集。
• 支持多种触发源：ADC 序列完成、EPWM 事件、外部中断等。

2.4.2 关键配置宏定义（DSP2833x_Dma_defines.h）

#define DMA_SEQ1INT 1 // ADC 序列 1 完成触发 DMA
#define CONT_ENABLE 0x1 // 连续传输模式
#define THIRTYTWO_BIT 0x1 // 32 位数据传输
#define CHINT_END 0x1 // 传输结束触发中断

2.4.3 核心函数接口（DSP2833x_GlobalPrototypes.h）

以通道 1 为例：

// 配置 DMA 通道 1 地址（源：ADC 结果寄存器，目的：数据缓冲区）
void DMACH1AddrConfig(volatile Uint16 *DMA_Dest, volatile Uint16 *DMA_Source);
// 配置 burst 传输参数（burst 大小、源/目的步长）
void DMACH1BurstConfig(Uint16 bsize, int16 srcbstep, int16 desbstep);
// 配置传输模式（触发源、中断使能等）
void DMACH1ModeConfig(Uint16 persel, Uint16 perinte, Uint16 oneshot, Uint16 cont, Uint16 synce, Uint16 syncsel, Uint16 ovrinte, Uint16 datasize, Uint16 chintmode, Uint16 chinte);
// 启动 DMA 通道 1
void StartDMACH1(void);

2.5 中断控制模块（DSP2833x_PieCtrl.h + DSP2833x_PieVect.h + DSP2833x_DefaultIsr.h）

中断模块负责处理系统各类中断事件，确保实时响应，包括 ADC 采集完成、PWM 周期中断、故障保护中断等。

2.5.1 PIE 控制器（可编程中断控制器）

• 支持 12 个中断组，每组 8 个中断通道，共 96 个中断源。
• 支持中断优先级配置，核心中断（如 PWM 周期中断）可配置为高优先级。

2.5.2 核心中断服务函数（DSP2833x_DefaultIsr.h）

2.5.3 中断初始化流程

1. 初始化 PIE 控制器（InitPieCtrl(void)）。
2. 清除中断标志位，使能对应中断通道。
3. 配置中断向量表（InitPieVectTable(void)）。
4. 使能 CPU 全局中断（EINT）和 PIE 全局中断（EnableInterrupts(void)）。

2.6 系统控制模块（DSP2833x_Device.h + DSP2833x_SysCtrl.h）

系统控制模块负责 DSP 的核心配置，包括时钟、电源管理、外设使能等。

2.6.1 目标设备配置

#define DSP28_28335 TARGET // 目标芯片为 TMS320F28335
#define DSP28_28334 0
#define DSP28_28332 0

2.6.2 核心控制宏定义

#define EINT asm(" clrc INTM") // 使能 CPU 全局中断
#define DINT asm(" setc INTM") // 禁止 CPU 全局中断
#define EALLOW asm(" EALLOW") // 允许修改受保护寄存器
#define EDIS asm(" EDIS") // 禁止修改受保护寄存器
#define ESTOP0 asm(" ESTOP0") // 仿真停止

2.6.3 时钟配置

通过 InitSysCtrl(void) 初始化系统时钟，C28335 支持最高 150MHz 核心时钟，SVG 系统中通常配置为 150MHz，确保控制算法实时性。

三、系统整体工作流程

3.1 启动初始化流程

graph TD
A[系统上电] --> B[初始化系统控制（InitSysCtrl）]
B --> C[初始化 GPIO（InitGpio）]
C --> D[初始化 PWM 模块（InitePWM）]
D --> E[初始化 ADC 模块（InitAdc）]
E --> F[初始化 DMA 模块（DMAInitialize）]
F --> G[初始化中断控制器（InitPieCtrl+InitPieVectTable）]
G --> H[使能中断（EnableInterrupts）]
H --> I[启动 PWM（EPwm_Start）]
I --> J[系统进入运行状态]

3.2 实时控制流程

graph TD
A[PWM 周期中断触发] --> B[读取 DMA 传输的 ADC 数据]
B --> C[数据预处理（滤波、标幺化、坐标变换）]
C --> D[执行控制算法（无功电流计算、PI 调节）]
D --> E[更新 PWM 比较值]
E --> F[故障检测（过流、过压、过温）]
F -->|无故障 | A
F -->|有故障 | G[执行保护逻辑（EPwm_Stop）]

3.3 数据传输流程

ADC 采集数据通过 DMA 直接传输至数据缓冲区，无需 CPU 干预，流程如下：

1. ADC 序列采集完成，触发 DMA 中断。
2. DMA 控制器将 ADC 结果寄存器数据传输至指定 RAM 缓冲区。
3. PWM 周期中断中，CPU 直接读取 RAM 缓冲区数据进行处理。
4. 处理完成后，更新 PWM 比较值，实现闭环控制。

四、关键技术特点

4.1 高实时性设计

• 硬件加速：FPU 优化的数学函数，提升坐标变换、PI 调节等算法运算速度。
• DMA 数据传输：ADC 数据采集与 CPU 运算并行执行，减少 CPU 等待时间。
• 中断优先级管理：核心控制中断（PWM 周期中断）配置为高优先级，确保控制周期稳定性。

4.2 高可靠性设计

• 故障保护：通过外部中断和定时器中断实现过流、过压、过温等故障的快速响应。
• PWM 死区控制：避免功率器件上下桥臂直通，保护 IGBT 等核心器件。
• 寄存器保护：通过 EALLOW/EDIS 宏控制受保护寄存器访问，防止误操作。

4.3 可扩展性设计

• 模块化架构：各功能模块独立封装，便于维护和升级。
• 配置化宏定义：核心参数（如 PWM 周期、ADC 采样窗口）通过宏定义配置，适配不同 SVG 功率等级需求。
• 标准化接口：遵循 TI C28x 系列芯片编程规范，便于移植到其他 C28x 芯片（如 C28377D）。

五、应用场景与适配说明

该代码适用于中低压 SVG 静止无功发生器，核心适配场景：

• 电网无功补偿、谐波治理。
• 新能源发电（光伏、风电）并网无功调节。
• 工业负载（如电机、电弧炉）无功补偿。

适配功率等级：100kVA~10MVA（通过调整 PWM 周期、电流采样范围可灵活配置）。

六、总结

本 SVG DSP 程序代码基于 TI TMS320F28335 芯片，通过模块化设计实现了 PWM 波形生成、ADC 数据采集、DMA 高速传输、中断实时控制等核心功能，具备高实时性、高可靠性和良好的可扩展性。代码严格遵循工业级嵌入式开发规范，通过硬件加速和并行处理确保 SVG 系统的动态响应性能，可作为中低压 SVG 设备的核心控制软件基础，也可根据具体应用场景进行二次开发和优化。