详细的FPGA电源系统设计(附器件选型)

详细的FPGA电源系统设计(附器件选型)

        某型FPGA的内部逻辑模块需要1.2V的电源

V_{CCINT}

进行供电,并要求其稳定性在±50mV之内,如下图所示。

       本文采用TPS54302电源转换器将12V输入电压转换为1.2V输出电压,其最大输出电流为3A。要使得所产生的电压稳定在1.2V±50mV,需要考虑输出电压纹波、输出电流阶跃变化所引起的输出电压变化、输出电压的偏置及PCB线路的电压压降等因素。

       输入电容的选择

       输入电容分为两种,一种是大容量电容,一种是滤波电容。当输入电源距离TPS54302有几英尺以上时就需要大容量电容。TPS54302的datasheet推荐使用47 uF的电解电容。选择额定电压为35V的松下EEEFK1V470AP作为大容量电容。TPS54302的datasheet推荐使用10 uF的陶瓷电容作为退耦电容,并且另推荐使用一个0.1 uF的陶瓷电容进行高频滤波。初步选择型号为GCM32ER71E106KA42的10 uF陶瓷电容以及型号为GRM155R71E104KE14的0.1 uF陶瓷电容。

        下面对这两个电容的额定电压和额定纹波电流参数进行核定。根据TPS54302 datasheet公式4可以计算出

\Delta V_{IN}

为193.5mV。值得注意的是,根据上下文的语句,公式4中所用到的bulk capacitor value和maximum series resistance of the bulk capacitor应该指的是这个10 uF陶瓷电容的参数。由此可知,10 uF和0.1 uF的额定电压需要大于

V_{IN}+\Delta V_{IN} = 12.1 V

。GCM32ER71E106KA42和GRM155R71E104KE14的额定电压均为25V,大于12.1V,满足要求。根据TPS54302 datasheet公式5可知,最坏情况下的纹波电流能够达到1.5 A。经过在SimSurfing软件中查询GCM32ER71E106KA42的Temp.rise可知,需要5A的纹波电流才能使得该电容温升达到20℃。

        根据如下式所示的电容阻抗计算公式可知

                                                                

0.1uF电容的阻抗将比10uF电容的阻抗大100倍。因此,纹波电流几乎都从10uF电容流过。所以,即使GRM155R71E104KE14在温升为20摄氏度时的额定纹波电流仅为0.9A,也足矣。

       Bootstrap电容的选择

       TPS54302 datasheet对bootstrap电容的要求是X7R或X5R,容值为0.1 uF的陶瓷电容即可。上面选择的GRM155R71E104KE14即可满足要求。

       设定输出电压值

      根据公式6,分别使得 R2 = 100 K (TNPW0402100KBEED), R3 = 97.6 K (ARG02BTC9762),即可使得TPS54302输出1.2066V的电压,此处比FPGA要求的1.2V典型值高6.6mV是考虑了PCB线路压降以及电阻标称值的因素。

       Undervoltage Lockout设置

       TPS54302默认的输入电压升高时的under voltage lockout阈值为4.1V,而输入电压下降时的under voltage lockout阈值为3.6V。这两个阈值对于本文的12V输入电压不适用。因为当负载端需要较大功率时,输入端在仅大于4.1V时就开始工作了,此时输入端的电流将较大,导致输入电压又降低,从而导致TPS54302无法稳定工作。将输入电压上升和下降时的under voltage lockout阈值分别设置为9.6V和8.8V。由公式1和公式2,可以计算出R4和R5的阻值分别为360K (0402WGD3603TCE)和51K (ERJU2RD5102X)。

       输出滤波器组件

       电感器的选择

       因为对于输出电流的阶跃响应主要由输出端的大容量电容完成,所以这里不必选择小电感值的电感来使得TPS54302可以快速响应输出电流的阶跃变化。因此,这里选择

K_{IND}=0.2

,使得电感值较大,AC电流幅值更低,输出电压纹波更小。使用公式8可以计算出

L_{MIN}=4.5 \mu H

,这里选择标称值为5.6 uH的电感。使用公式9可以计算出该电感的最大RMS电流值为3.005 A。使用公式10计算出该电感的峰值电流为3.3 A,但是考虑到TPS54302输出的最大峰值电流为5.9 A,该电感需要至少承受5.9 A的电流。最终,选择威世的IHLP4040DZER5R6M01电感,其额定的RMS电流和饱和电流分别为8.5A和16A。

       输出电容的选择

       在选择输出电容的时候需要考虑三个因素:the modulator pole, 输出电压纹波及输出电压对负载电流阶跃变化的暂态响应。在公式11中,令输出电流的阶跃变化量为1.5A,允许的输出电压变化量为10mV,可以计算出输出端的大容量电容容值为750 uF。因为当负载端需要的电流发生突变时,这些电流由大容量电容提供,因此要求大容量电容的ESR足够小才能使得电流经过ESR时的压降足够小。这里选择两个聚合物铝电容ECASD40E337M006KA0进行并联。每个电容的容值为330 uF,ESR为6 mOhms,额定电压为2.5V,此时,1.5 A输出电流引起的暂态响应为11.3 mV,略大于10 mV的目标值。

       利用公式12可以计算出当要求纹波电压为10mV时,滤波电容的容值需要大于15uF。其中,将5.6uH的电感值带入公式8中,可以计算出公式12中所需要的

I_{ripple}=K_{IND}·I_{OUT}

的值。同时,根据公式13可知,当要求输出电压纹波小于10mV时,ESR的值需要小于20.8 mOhms。本文选择两个22uF的陶瓷电容使得TPS54302的输出纹波小于10mV。该电容型号为GRM21BR60J226ME39,1.2V电压时容值为18.8uF,封装0805,ESR为3 mOhms,根据公式15可知,每个陶瓷电容的RMS ripple current为69 mA,在Simsurfing软件中查看Temp.rise发现69 mA所引起的陶瓷电容温升几乎为0。

       前馈电容的选择

       由于两个22uF的陶瓷电容和两个330uF的聚合物铝电容并联之后,总的ESR只有1mOhms。为了提高交叉频率(crossover frequency)处的相位裕度(phase margin),需要在电阻R2处并联一个前馈电容。根据公式14可以计算出交叉频率

f_o

为6 kHz,带入公式16中可知前馈电容C6容值为265 pF。本文选择GCM1555C1H271FA16D陶瓷电容,它的温度系数为C0G。

       总结

       要使得TPS54302输出电压的稳定度保持在1.2V±50mV内,需要考虑输出电压偏置、输出电压纹波、输出电压暂态响应及PCB线路压降。在本文的器件选择中,这四者的设计目标分别为10mV、10mV、10mV及6mV。这样,离FPGA对1.2V电源轨道的±50mV稳定度要求还有一定的余量。值得注意的时,在电容器件选型时,电容容值并不是恒定不变的,要考虑电容值随电容两端电压变化的情况。另外,推荐村田的Simsurfing软件,里面有每个电容的详细参数,这对设计来说帮助很大。 最后,由于本文作者水平有限,文中难免有不足之处,还望各位读者不吝指正,感谢!

Read more

积木报表快速入门指南:零基础轻松上手数据可视化【低代码报表设计器】

积木报表快速入门指南:零基础轻松上手数据可视化【低代码报表设计器】

文章目录 * 前言 * 一、积木报表简介 * 二、环境准备 * 1. 下载积木报表 * 2. 运行环境要求 * 3. 快速启动(以Docker方式为例) * 三、第一个报表创建实战 * 1. 登录系统 * 2. 选择数据源 * 3. 设计报表 * 四、进阶功能快速上手 * 1. 图表集成 * 2. 参数传递 * 3. 分组与汇总 * 4. 导出与打印 * 五、实用技巧与最佳实践 * 1. 性能优化: * 2. 模板复用: * 3. 移动端适配: * 4. 定时任务: * 六、常见问题解答 * Q1:积木报表支持哪些数据库? * Q2:如何实现复杂的中国式报表? * Q3:能否集成到自己的系统中? * Q4:

后仿之SDF 反标Warning的描述和解决

在后仿中SDF的反标log中Error是必须要解决的,但是Warning有时候可能并不会影响到实际的内容,而是工具严格的检查得到的一些警告,因此可能就需要我们仔细的来甄别是否warning需要被解决;针对此,将平时看到的一些warning进行整理,帮助之后解决这些问题: 1. SDFCOM_UHICD:Up-hierarchy Interconnect Delay ignored      这个warning是指将hier间的delay放在device delay上体现,可以不用处理;对跨层次的端口标注INTERCONNECT delay时出现该warning,在层次铺平之后是不会有问题的。 2. SDFCOM_IWSBA:INTERCONNECT will still be annotated     也不用处理,delay实际上也是反标了。     vcs是无法识别assign语句代表的是单纯的连线还是作为一个device存在,所以当vcs检测到对assign语句反标INTERCONNECT delay时会报出该警告,但是依然会将INTERCONNECT delay标注。

3、超越CRUD:用JeecgBoot低代码模式,一天搭建功能完备的请假审批系统

3、超越CRUD:用JeecgBoot低代码模式,一天搭建功能完备的请假审批系统

超越CRUD:用JeecgBoot低代码模式,一天搭建功能完备的请假审批系统 引言:低代码革命与JeecgBoot的崛起 在当今快速变化的商业环境中,企业应用开发的传统瓶颈日益凸显:开发周期长、成本高、对专业开发人员依赖度强、难以快速响应业务变化。根据Forrester Research的报告,超过60%的企业应用开发项目存在延期交付问题,而低代码开发平台正成为解决这一困境的关键技术。 JeecgBoot作为国内领先的Java低代码开发平台,凭借其强大的代码生成能力和可视化开发工具,让开发者能够以惊人的速度构建企业级应用。本文将通过一个完整的“请假审批系统”实战案例,深入解析JeecgBoot的低代码核心原理,并展示如何在一天内完成一个功能完备的后台系统开发。 一、JeecgBoot低代码架构深度解析 1.1 JeecgBoot整体架构概览 JeecgBoot采用经典的前后端分离架构,但其核心价值在于提供了一系列可视化低代码工具,大幅降低了开发门槛。下面的架构图展示了JeecgBoot的核心组件及其协作关系: 这种架构设计的核心优势在于分层解耦和工具集成。Jeecg

极客大挑战2025-web复现

极客大挑战2025-web复现

题解 1.one_last_image(php文件上传/ 短标签利用) 进来以后发现是个文件上传的题,然后就试着传一个php文件上去 发现里面给出了uploads的路径,访问。如果是空的php进去会发现什么都没有,为了绕过对常见的php标签以及命令执行函数的限制,我们用短标签。 <?=`env`; 或 <?=('sys'.'tem')('env'); 然后顺着操作即可。然后其他人说在phpinfo里面可以找到, 2.Vibe SEO(站点地图的使用/未关闭文件与文件描述符的读取) 看到这个题还是很蒙的,因为界面里什么都没有。然后了解了一下才知道站点地图是什么。 站点地图(sitemap.xml)是一个XML格式的文件,它列出了网站中所有重要的网页URL,并可以附带每个URL的额外信息(例如最后更新时间、更新频率、相对重要性等),主要作用是帮助搜索引擎更高效、全面地抓取和索引网站内容。 以下是它的核心要点:核心作用引导搜索引擎爬虫: