【芯片解读】TI AFE5816:16通道超声波模拟前端 (AFE) 深度详解

【芯片解读】TI AFE5816:16通道超声波模拟前端 (AFE) 深度详解

【芯片解读】TI AFE5816:16通道超声波模拟前端 (AFE) 深度详解

简介

在医疗超声成像、无若检测(NDT)以及声纳应用中,模拟前端(AFE)的性能直接决定了成像的质量。Texas Instruments (TI) 的 AFE5816 是一款高度集成的 16 通道模拟前端解决方案,专为需要高性能、低功耗和小尺寸的便携式及高端超声波系统设计。

国产类似产品为海思的AC9810-32,该产品与TI的AFE5832功能相似,为32通道AFE,海思后续还有64通道的产品推出。


1. 核心特性概览 (Key Features)

AFE5816 是一个多芯片模块(MCM),集成了两个晶圆:VCA(压控放大器)和 ADC_CONV(模数转换)。其主要特性如下:

  • 高集成度:单芯片集成 16 个通道,每个通道包含衰减器、LNA、LPF、ADC 和 CW 混频器。
  • 低功耗设计
    • TGC 模式(时间增益补偿):90mW/通道(65MSPS)。
    • CW 模式(连续波多普勒):59mW/通道。
  • 超低噪声
    • 输入电压噪声:1 nV/√Hz
    • 输入电流噪声:1.2 pA/√Hz。
  • 灵活的 ADC 配置
    • 14-bit @ 65 MSPS (SNR: 75 dBFS)。
    • 12-bit @ 80 MSPS (SNR: 72 dBFS)。
  • 数字时间增益补偿 (DTGC):内置数字引擎,无需外部控制电压即可实现增益调节。
  • CW 多普勒路径:基于无源混频器,具有极低的近端相位噪声 (-148dBc/Hz @ 1kHz)。
  • 封装:小型 15mm × 15mm NFBGA-289 封装。

2. 内部架构详解 (Functional Block Diagram)

AFE5816 的每个通道主要支持两种工作模式:TGC 模式(成像)CW 模式(多普勒)

在这里插入图片描述

2.1 TGC 信号链(成像模式)

这是 B 超成像的主要路径,信号流向如下:

  1. 输入衰减器 (Attenuator):具有 DTGC 功能,衰减范围 0dB 至 8dB,步长 0.125dB。它起到随时间变化的无源终端作用,处理高幅度的近场信号。
  2. 低噪声放大器 (LNA):提供 14dB 至 45dB 的增益,支持 DTGC 控制。
  3. 低通滤波器 (LPF):三阶线性相位滤波器,截止频率可配置为 10、15、20 或 25 MHz,用于抗混叠。
  4. ADC:将模拟信号转换为数字信号,通过 LVDS 接口输出到 FPGA。

2.2 CW 信号链(连续波多普勒模式)

用于测量血流速度等多普勒应用,信号流向如下:

  1. LNA:在 CW 模式下,LNA 自动配置为 18dB 固定增益。
  2. 无源混频器 (Passive Mixer):包含 16x16 交叉点开关,支持 16 种可选相位延迟(λ/16 分辨率)。
  3. 波束赋形求和:所有通道的电流输出在片上进行求和,输出 I/Q 差分电流信号。
    • 注:CW 路径具有低功耗和出色的动态范围,且包含谐波滤波器以抑制 3 阶和 5 阶谐波。

3. 关键技术亮点

3.1 数字时间增益补偿 (DTGC)

传统的 AFE 需要外部 DAC 生成模拟电压来控制 VCA 的增益。AFE5816 创新地集成了 DTGC 引擎

  • 原理:通过内部寄存器配置增益曲线,直接数字控制衰减器和 LNA 的增益。
  • 优势:节省了外部 DAC 组件,简化了 PCB 布局,降低了系统成本。
  • 模式:支持可编程固定增益、上下坡模式(Up/Down Ramp)、外部非均匀模式和内部非均匀模式(使用内部存储器定义复杂的增益曲线)。

3.2 优异的 CW 性能

CW 模式对于检测微弱血流信号至关重要。

  • 相位噪声:AFE5816 的 16X 时钟模式可实现极佳的相位精度,确保低相位噪声。
  • 混频器:采用无源混频器设计,相比有源混频器功耗更低,且无 1/f 噪声,提高了低速血流检测的灵敏度。

3.3 快速过载恢复 (Overload Recovery)

在超声发射期间,接收端会受到高压脉冲的冲击。AFE5816 设计了快速且一致的过载恢复机制,并可以通过 TR_EN 引脚在过载期间断开 LNA 的高通滤波器(HPF),防止因大信号导致的基线漂移,从而在近场成像中获得更好的图像质量。

3.4 数字后处理

ADC 输出端集成了多种数字功能:

  • 数字偏置校正:手动或自动去除通道失调电压。
  • 数字高通滤波器 (HPF):抑制低频噪声。
  • 数字增益与平均:提高 SNR。
  • 测试模式:内置 Ramp、Toggle、PRBS 等测试图样,方便 FPGA 调试 LVDS 接口。

4. 应用电路设计参考

在典型的医疗超声系统中,AFE5816 位于高压 T/R 开关之后,FPGA 之前。

  • 时钟配置
    • ADC 时钟:差分输入,最高 80MHz。
    • CW 时钟:支持 16X、8X、4X 或 1X 模式。推荐使用 16X 模式以获得最佳的相位分辨率和噪声性能。
  • 电源管理
    • 需要 AVDD_1P8, AVDD_1P9, AVDD_3P15 (VCA), DVDD_1P2, DVDD_1P8 (数字) 等多组电源。
    • 支持全局断电 (Global PDN) 和快速部分断电 (Fast PDN),适合电池供电的手持设备,在非成像期间快速休眠省电。
  • 接口
    • SPI:用于寄存器配置。
    • LVDS:高速串行数据输出,支持 1X 和 2X 速率模式以适应不同的采样率需求。

5. 功能详解 (Detailed Functional Description)

AFE5816 的内部架构主要由TGC(时间增益补偿)成像通道CW(连续波)多普勒通道两部分组成。此外,还包含强大的数字控制引擎和后处理模块。

5.1 TGC 成像信号链详解

TGC 路径是 B 超成像的核心,旨在处理高达 100dB 动态范围的回波信号。

5.1.1 可变衰减器 (Attenuator)
  • 架构:位于信号链最前端,是一个压控电阻网络。
  • 作用:作为“随时间变化的无源终端”。在近场强回波阶段,衰减器开启,防止 LNA 饱和;随着深度增加,衰减减小。
  • 参数:衰减范围 8dB 到 0dB,步进 0.125dB(共 64 步)。

输入阻抗匹配:支持从 50Ω 到 800Ω 的源阻抗匹配,通过 INP_RES_SEL 寄存器配置,这对保证信号完整性至关重要。

在这里插入图片描述
5.1.2 低噪声放大器 (LNA)
  • 增益控制:支持 14dB 至 45dB 的增益调节,同样以 0.125dB 为步进(256 步)。
  • 过载恢复 (Overload Recovery)
    • 问题:在发射高压脉冲时,尽管有 T/R 开关保护,仍会有大信号泄漏进来导致 LNA 饱和。
    • 解决方案:AFE5816 具有快速恢复机制。它利用 TR_EN 引脚功能,在过载期间断开 LNA 的高通滤波器(HPF)电容,防止电容充电导致的基线漂移(Baseline Wander),从而实现微秒级的过载恢复,这对近场成像质量至关重要。

LNA HPF:LNA 内部集成高通滤波器,截止频率可通过寄存器配置(75kHz 至 600kHz),用于滤除低频组织运动伪影。

在这里插入图片描述
5.1.3 可编程低通滤波器 (LPF)
  • 拓扑:三阶巴特沃斯滤波器(3rd-order Butterworth)。
  • 截止频率:支持 10, 15, 20, 25 MHz 四档配置(在低功耗模式下频率会降低)。

应用:作为抗混叠滤波器(Anti-Aliasing Filter),限制 ADC 采样前的噪声带宽。

在这里插入图片描述

5.2 数字时间增益补偿 (DTGC) 引擎

这是 AFE5816 最具创新性的部分。它不再依赖外部模拟电压控制增益,而是通过内置的数字引擎自动调节衰减器和 LNA。

DTGC 引擎支持四种模式:

  1. 可编程固定增益模式 (Fixed Gain)
    • 直接通过 SPI 写入增益值,适用于静态调试或非 TGC 应用。
  2. 上下坡模式 (Up/Down Ramp)
    • 工作流:触发后,增益按设定的斜率上升,保持一段时间后下降。
    • 参数:起始增益、停止增益、上升/下降步进及频率均可配置。
  3. 外部非均匀模式 (External Non-Uniform)
    • 类似于步进电机控制。FPGA 通过 TGC_SLOPE 引脚输入脉冲,每个脉冲增加或减少一个增益步进,由 TGC_UP_DN 引脚控制方向。适合需要 FPGA 实时完全接管增益控制的场景。
  4. 内部非均匀模式 (Internal Non-Uniform)
    • 最强模式。芯片内部有 4 个存储体 (Memory Banks),每个存储体包含 160 个 16-bit 字。

用户可以将预定义的增益曲线写入内存。触发后,引擎自动读取内存数据并调整增益。这极大地释放了 FPGA 的实时控制负担。

在这里插入图片描述


在这里插入图片描述

5.3 连续波 (CW) 波束形成器

CW 模式用于测量高速血流,对相位噪声和动态范围要求极高。

  • 混频架构:采用无源混频器 (Passive Mixer)。相比有源混频器,无源架构在低频下没有 1/f 噪声,且功耗更低。
  • 波束赋形原理
    • 基于相移求和(Phase-Shift and Sum)。
    • 芯片内置 16x16 交叉开关矩阵 (Crosspoint Switch)
    • 通过选择 16 种不同相位的本振时钟(LO),实现对每个通道的模拟信号进行延时(相移),精度为 λ/16\lambda/16λ/16。
  • 时钟模式
    • 16X 模式(推荐):输入时钟频率为 CW 发射频率的 16 倍。此模式下,芯片可利用谐波抑制滤波器,抑制 3 阶和 5 阶谐波干扰(>12dB 抑制比),显著提升灵敏度。
    • 支持 8X, 4X 和 1X 模式以适应不同的系统时钟方案。

输出:所有通道混频后的电流在 CW_IP/MCW_QP/M 引脚汇合。外部需要连接运算放大器(如 OPA1632)构成 I/V 转换电路。

在这里插入图片描述

5.4 ADC 与数字后处理模块

ADC 将模拟信号转换为 LVDS 数据流,但在输出前,AFE5816 还提供了丰富的数字处理功能:

  1. 数字偏置校正 (Digital Offset Correction)
    • 手动模式:用户写入固定的 Offset 值进行扣除。
    • 自动模式:芯片利用空闲通道或暗扫描期间的数据,自动计算并去除直流偏置。
  2. 数字高通滤波器 (Digital HPF)
    • 位于 ADC 之后,用于进一步滤除量化后的低频噪声。
  3. 数字增益与平均 (Digital Gain & Averaging)
    • 平均功能:可以将两个通道的数据相加平均,理论上可提高 3dB 的 SNR(以牺牲通道数为代价)。
  4. LVDS 接口灵活性
    • 1X 速率:每个 ADC 对应一对 LVDS 线。
    • 2X 速率:两个 ADC 共用一对 LVDS 线(速率翻倍),减少布线数量。

测试模式:内置 Ramp(斜坡)、Toggle(翻转)、PRBS(伪随机码)等模式,无需模拟输入即可校准 FPGA 的 LVDS 接收时序。

在这里插入图片描述

5.5 电源管理策略

为了适应手持设备,AFE5816 设计了灵活的电源管理:

  • Global PDN (全局断电):功耗降至最低(<数mW),唤醒时间约 1ms(受外部去耦电容充电时间限制)。
  • Fast PDN (快速部分断电)
    • 仅关闭信号通路中的高功耗模块(如 LNA、ADC 核心),但保留参考电压电路和时钟电路。
    • 优势:唤醒时间极短(<10µs),允许系统在两条扫描线之间快速休眠,大幅节省平均功耗。
  • 独立通道控制:可以通过寄存器单独关闭未使用的通道(例如在使用 8 通道探头时关闭另外 8 个通道)。

6. 总结

TI AFE5816 凭借其 90mW/通道的低功耗1nV/√Hz 的低噪声 性能,成为了中高端及便携式超声设备的理想选择。其集成的 DTGC 功能大幅简化了系统设计,而高性能的 CW 路径则保证了多普勒成像的灵敏度。对于正在进行超声波、声纳或高速数据采集系统开发的工程师来说,AFE5816 是一个极具竞争力的单芯片解决方案。

Read more

毕业设计源码:Python音乐推荐系统 Django+Echarts+协同过滤算法+前端三剑客 课程设计 毕业设计(建议收藏)✅

毕业设计源码:Python音乐推荐系统 Django+Echarts+协同过滤算法+前端三剑客 课程设计 毕业设计(建议收藏)✅

博主介绍:✌全网粉丝10W+,前互联网大厂软件研发、集结硕博英豪成立工作室。专注于计算机相关专业项目实战6年之久,选择我们就是选择放心、选择安心毕业✌ > 🍅想要获取完整文章或者源码,或者代做,拉到文章底部即可与我联系了。🍅 点击查看作者主页,了解更多项目! 🍅感兴趣的可以先收藏起来,点赞、关注不迷路,大家在毕设选题,项目以及论文编写等相关问题都可以给我留言咨询,希望帮助同学们顺利毕业 。🍅 1、毕业设计:2026年计算机专业毕业设计选题汇总(建议收藏)✅ 2、大数据毕业设计:2026年选题大全 深度学习 python语言 JAVA语言 hadoop和spark(建议收藏)✅ 1、项目介绍 技术栈 以Python为开发语言,基于Django框架搭建系统整体架构,集成基于用户的协同过滤推荐算法实现核心推荐功能,运用Echarts完成数据可视化展示,前端通过HTML、CSS、JavaScript构建交互页面,采用MySQL或PostgreSQL数据库存储各类业务数据。 功能模块 * 可视化界面 * 首页 * 音乐播放与信息展示 * 音乐详情页 * 音乐推

SpringBoot+Vue 校园网上店铺设计与实现平台完整项目源码+SQL脚本+接口文档【Java Web毕设】

SpringBoot+Vue 校园网上店铺设计与实现平台完整项目源码+SQL脚本+接口文档【Java Web毕设】

系统架构设计### 摘要 随着互联网技术的快速发展,校园内的商业活动逐渐向线上迁移,学生和教职工对便捷的购物体验需求日益增长。传统的线下店铺受限于时间和空间,难以满足校园用户的多样化需求,因此构建一个高效、便捷的校园网上店铺平台成为迫切需求。该平台旨在整合校园内的商品资源,提供在线浏览、下单、支付及配送等功能,优化校园商业生态。通过线上交易模式,减少中间环节,降低运营成本,同时为学生创业提供技术支持。关键词:校园电商、在线交易、商品管理、Java Web、毕设设计。 本平台采用前后端分离架构,后端基于SpringBoot框架实现RESTful API接口,提供高效的数据处理和业务逻辑支持;前端使用Vue.js框架构建用户界面,确保交互流畅性和响应速度。数据库采用MySQL存储商品、订单和用户信息,并通过SQL脚本实现数据表的初始化。系统功能模块包括用户注册登录、商品分类展示、购物车管理、订单支付及后台管理,支持多角色权限控制。技术栈整合了JWT身份认证、Redis缓存优化及Swagger接口文档生成,确保系统安全性和可维护性。关键词:SpringBoot、Vue.js、MySQL、

零成本上线个人项目 ——ngrok 仅穿透前端实现公网访问

开发个人项目时,想让他人访问往往需要购买服务器、配置域名解析,成本高且流程繁琐。 本文介绍一种零成本方案 —— 仅穿透前端即可实现内网个人项目的公网访问。 ngrok 账号注册与工具准备 首先在https://ngrok.com/ 官网注册一个账号,就能获得一个免费的dev结尾的域名。 注册好之后,下载对应的zip压缩包 在官网个人后台 / 仪表盘(Dashboard)可直接复制个人专属的 Authtoken。 分框架适配配置 如果前端是用 Vite + React 的项目,需要在 vite.config.js 文件加上allowedHosts这一行代码: // vite.config.jsexportdefaultdefineConfig({server:{allowedHosts:['xxx.dev']// ngrok 域名}}) 如果前端是基于 Umi Max + Ant Design Pro 的项目,前端默认是跑在 localhost:

gerrit 配置 ----Gitweb集成

Gitweb 集成 Gerrit 代码审查可以管理和生成指向 gitweb 的超链接, 允许用户从Gerrit内容跳转到相同信息, 但由 gitweb 显示。 内部/托管 gitweb 在内部配置中,Gerrit 检查请求并强制执行 其项目级访问控制,并在用户被授权查看页面时直接执行gitweb.cgi 要启用内部配置,设gitweb.cgi路径为安装的CGI。默认为,这是 Linux 发行版上“gitweb”包的常见安装路径。/usr/lib/cgi-bin/gitweb.cgi git config -f $site_path/etc/gerrit.config gitweb.type gitweb git config -f $site_path/etc/