FPGA 简介及开发流程

通过查询开发板原理图，得到 LED 灯的亮灭逻辑，即 led0 高电平点亮，反之熄灭。

按键默认是高电平，按键被按下是低电平：想要实现需求，实际要对 LED 和 KEY 做取反 (~) 操作

2. 系统设计

由于本实验过于简单，只有一个模块，输入端口为 key0，输出端口为 led0，因此不需要进行模块划分。

3. 硬件选型

应当选用合适规模和性能的 FPGA 芯片进行工作。

4. 绘制系统框图

根据系统设计的结果使用 Visio 软件设计系统框图：

这里绿色框的 LED，指的是实验名称，KEY 指输入端口，LED 指输出端口。

5. 绘制波形图

LED 效果图如下：

根据效果图绘制波形图（通常输入为绿色，输出为红色）：

6. 编写 RTL 代码

使用 Notepad++ 新建一个 led.v 文件，并存放在 rtl 文件夹中；

这里的 module 指令相当于 C 中的函数指令，input key 和 output led 相当于函数中的值；

其中 assign led = ~key; 才是主代码，只是做一个取反操作；

7. 软件仿真 TB

使用 ModelSim 软件对 RTL 代码进行仿真之前，需要编写实验对应的仿真文件（TestBench）。

TestBench 是用于验证功能模块的设计是否符合预期，其内容主要分为以下三个步骤：

1. 向被测功能模块的输入接口添加激励；//给输入接口一个信号
2. 对被测功能模块的顶层接口进行信号例化；
3. 判断被测功能模块的输出是否满足设计预期 //判断是否可用

所谓 testbench 可以理解成只通过看波形图来判断程序有没有生效。与真正的 led.v 程序使得亮灯不同，后者能通过按键和灯之间的亮灭来判断程序是否可用；

在 sim 文件夹中的 tb 文件夹，新建一个 tb_led.v 文件，使用 Notepad++ 打开。

1. 定义仿真单位：第 1 行代码定义的是仿真单位是 1ns。例如 TB 模块中第 16、18、20、22 行代码使用了延迟语句，第 16 行代码'#200'就是延迟 200ns。
2. 定义输入与输出：一般输入信号定义为寄存器类型（reg），一般输出信号定义为线型（wire）。第 6 行代码是定义了一位寄存器类型 key 输入，第 9 行代码是定义了一位线型 led 输出。
3. 输入信号初始化：第 13 行代码是一位按键输入的初始化。因为板载按键默认为高电平，所以初始化时我们给按键赋值高电平。
4. 给输入信号赋值：第 16 行到第 23 行的代码是结合延迟语句给输入按键赋不同的值。第 16 行到第 23 行的代码的功能是模拟按键被按下和被释放。
5. 例化 led 模块：第 27 行到第 30 行代码是例化点亮 LED 模块。通过例化 led 模块，我们 TB 模块编写的激励就可以传递到待测模块进行仿真。

1. 使用 ModelSim 软件在 sim 文件夹中创建 tb_led.prj 工程

2. 通过 add files，添加 rtl 中的 led.v 和 sim—tb 中的 tb_led.v 进入该 prj 文件中

3. 然后点击 compile 选项卡中的 compile all 编译所有文件，所有文件显示√即完成

4. 点击 simulation 选项卡中的 start simulation

5. 查看波形图是否符合要求

点击 u_led 选择 add wave 选项。

通过将仿真的结果与我们绘制的波形图对比，可以看到两者波形一致，验证我们编写的代码功能是正确的。如果两者波形不一致，则说明我们编写的代码不能正确实现我们设计的功能，此时就需要对代码进行修改，直至仿真的结果与我们绘制的波形图一致。

8. 新建工程

在 Vivado 软件中，新建 project 文件，取名为 led。文件地址为 prj 文件夹；并选择 RTL 工程类型;

取消默认勾选了'Create project subdirectory'选项是因为如果勾选了该选项，Vivado 会在所选工程目录下自动创建一个与工程名同名的文件夹

添加完文件之后，选择开发板芯片型号，这也是不同芯片在该教程中唯一不同的一部分；

9. 分析与综合

综合（Synthesis）就是将 RTL 设计转变为由 FPGA 器件中的查找表（LUT）、触发器（FF）等各种底层电路单元所组成的网表，在这个过程中综合器也会对设计进行优化，例如删除多余的逻辑等等。类似 C 语言中的编译操作；

如果没有报错，点击原理图界面，之后便可以进行引脚约束

10. 约束输入

约束表达了设计者期望满足的时序要求，规范了设计的时行为，并在综合、实现阶段来指导工具进行布局、布线，工具会按照你的约束尽量去努力实现以满足时序要求，并在时序报告中给出结果。常用的约束包括时序约束、引脚约束等等。

查找手册得知 key0 和 led0 的管脚和电平标准，填入表格后，Ctrl+S 保存 xdc 文件

xdc 文件即引脚约束文件

最后对代码进行综合；

通常选择第二个

11. 设计实现

12. 下载验证及调试

比特流文件即下载验证文件

首先生成比特流文件，generate bitstream

连接下载器：

自动查找比特流文件，如果自动找不到，通常在 led.runs/imp_1

点击 program，即下载到板子

注意这里只能单次使用，一旦断电之后就会记忆消失

13. 程序固化

第一步：在 xdc 约束文件中，新增 spi 设置文件

第二步：生成 mcs 文件（有其他两种文件同样能达到这样的效果）

第三步：添加 flash

MCS 的文件位置，与 bit 文件位置相同