6 层高速 PCB 设计实战:立创逻辑派 FPGA-G1 开发板笔记
一、硬件资料准备
立创·逻辑派 FPGA-G1 是一款面向学习和开发的国产 FPGA 开发板,采用 FPGA 与 ARM Cortex-M 内核相结合的异构架构。
主控芯片:
- FPGA: 高云 GW2A-LV18PG256C8/I7 (逻辑单元约 20K)
- ARM MCU: 兆易创新 GD32F303CBT6 (Cortex-M4, 120MHz)
存储系统:
- DDR3 SDRAM: MT41J128M16JT-125 (2Gbit / 256MB)
- Flash: QSPI Flash W25Q64 (64Mbit / 8MB)
- TF 卡: 支持 2GB/4GB/16GB/32GB
接口与外设:
- 下载/调试: JTAG (FPGA), SWD/JTAG (ARM)
- 扩展 IO: 2x20 Pin 排针
- 显示: HDMI 接口 (支持视频输出), TFT 液晶屏接口
- 其他: RGB LED, 按键,数码管
二、原理图导入与布局规划
1. 电源树分析
在 EDA 软件中新建电源树页面,梳理电压转换路径:
- 输入: 5V (Type-C 或下载器)
- 核心电压: 1.2V (FPGA/ARM 内核)
- I/O 电压: 3.3V/2.5V/1.8V (Bank 供电)
- 辅助电压: DDR3 需 1.5V, PLL 需模拟电源等
通过数据手册确认各芯片最大电流,规划走线宽度。例如部分 LDO 最大电流可达 3A。
2. 结构导入与板框设置
- 导入 DXF 文件确定板框及固定孔位置。
- 将 DXF 线条转换为板框层。
- 设置快捷键以提升绘图效率。
3. 模块化预布局
遵循'先大后小'原则,按功能模块划分区域:
- FPGA 区域: 放置主芯片及周边电容电阻。
- DDR3 区域: 靠近 FPGA,注意对称布局(若多颗)。
- MCU 区域: 晶振靠近引脚,复位电路紧凑。
- 接口区域: HDMI, USB, Type-C 靠近板边。
- 电源区域: DCDC 电感垂直放置,滤波电容靠近引脚。
三、PCB 叠层与阻抗控制
1. 层数选择
由于 DDR3 频率高且信号密集,四层板走线困难,选用六层板方案。
推荐叠层: Top(信号) - GND - Signal - PWR - GND - Bottom(信号)。
此方案提供两个完整参考平面,利于高速信号回流。
2. 阻抗计算与控制
使用阻抗计算工具设定关键网络阻抗:
- 单端信号: 50Ω (线宽约 4.3mil)
- USB 差分: 90Ω (线宽约 4mil, 间距约 5.3mil)
- HDMI/DDR 差分: 100Ω (线宽约 4.1mil, 间距约 7.9mil)
在设计规则中预设安全间距(如 4mil)和过孔尺寸(如 8/16mil)。
四、布线规范与实施
1. 扇出与布线顺序
- BGA 扇出: 优先处理 FPGA 和 DDR 的 BGA 封装,确保内层走线空间。
- 高速信号: HDMI, USB, DDR 时钟优先走线,保持差分对等长。
- 电源网络: 加粗电源线,增加过孔数量以提高载流能力。
2. 关键规则
- 3W 原则: 信号线间距至少为线宽的 3 倍,减少串扰。
- 包地处理: 敏感信号(如晶振、差分线)周围加 GND 保护。
- 避免跨分割: 高速信号尽量不跨越电源或地平面的分割区域。
- 等长调节: DDR 数据线组间误差控制在±10mil 以内,差分对内误差<5mil。
3. 模块布线细节
- DDR3: 地址线与数据线同组同层,端接电阻靠近对应端(源端或负载端)。
- HDMI: ESD 器件靠近接口,差分线伴随地过孔。
- 电源: DCDC 反馈回路短而直,电感下方不走信号线。
五、DRC 检查与优化
1. 常规检查
运行 DRC 检查,修复以下常见错误:
- 导线错误: 调整线宽至符合阻抗要求(如 50Ω用 4.3mil)。
- 间距错误: 添加约束区域解决局部过密问题。
- 焊盘到挖槽: 修改机械孔安全间距规则。
2. 铺铜优化
- GND 铺铜: 顶层、底层及内层 GND 尽量完整,去除尖角碎铜。
- 电源铺铜: 确保 5V, 3.3V, 1.5V, 1.0V 网络连通性,必要时合并铺铜区域。
- 缝合过孔: 板边添加一圈缝合地过孔,增强抗干扰能力。
六、Gerber 导出与生产
1. 文件准备
- Gerber 文件: 导出光绘文件,检查 DRC 无报错。
- BOM 表: 生成物料清单。
- 坐标文件: 导出 SMT 贴片坐标。
- 3D 模型: 导出 STEP 文件用于结构确认。
2. 生产说明
在 PCB 生产说明中注明阻抗要求(如 50Ω, 100Ω)及参考层信息。建议选用沉金工艺以配合高速信号焊接及抗氧化需求。
七、总结心得
- 电源完整性: 绘制电源树明确电压路径,DCDC 布局严格遵循 Datasheet,关注回流路径。
- 高速信号: 差分走线严格控制阻抗与等长,避开敏感器件(晶振、电感)。
- 层叠设计: 合理选择叠层方案,保证参考平面完整,减少跨分割。
- 后期检查: DRC 检查必不可少,重点关注信号跨分割与电源载流能力。
- 实用技巧: 利用快捷键提升效率,网络颜色区分便于管理,模块复用简化重复工作。
通过理论指导与实践摸索,完成 6 层高速 PCB 设计,确保信号质量与电磁兼容性。