Android 蓝牙 BLE 扫描 Native 层架构与扫描流程剖析

Ne0inhk

— 1 min read
Android 蓝牙 BLE 扫描 Native 层架构与扫描流程剖析
博主简介

byte轻骑兵，现就职于国内知名科技企业，专注于嵌入式系统研发，深耕 Android、Linux、RTOS、通信协议、AIoT、物联网及 C/C++ 等领域。乐于技术分享与交流，欢迎关注互动！

📌 主页与联系方式ZEEKLOG：https://blog.ZEEKLOG.net/weixin_37800531知乎：https://www.zhihu.com/people/38-72-36-20-51微信公众号：嵌入式硬核研究所邮箱：[email protected]（技术咨询或合作请备注需求）

⚠️ 版权声明

本文为原创内容，未经授权禁止转载。商业合作或内容授权请联系邮箱并备注来意。

本文基于 Android 蓝牙源码中 BLE 扫描相关的 Native 层代码，以scanInitializeNative为入口，系统梳理 BLE 扫描从 JNI 层到 BTIF 层、GD Shim 层再到 HCI 层的核心实现逻辑；重点分析GD Shim 层作为新老架构桥接层的设计思路，以及BleScannerInterfaceImpl的承上启下核心作用；解

Read more

企业级 Git 分支管理模型实战：从 Git Flow 到 DevOps 落地

企业级 Git 分支管理模型实战：从 Git Flow 到 DevOps 落地

🔥草莓熊Lotso：个人主页 ❄️个人专栏: 《C++知识分享》《Linux 入门到实践：零基础也能懂》 ✨生活是默默的坚持，毅力是永久的享受！ 🎬 博主简介： 文章目录 * 前言： * 一. 企业级开发模型：认知突破 * 二. 企业级分支模型核心：Git Flow 规范 * 2.1 五大核心分支及其职责 * 2.2 分支命名规范（企业实操版） * 三. 环境与分支的强绑定：从开发到上线的流转 * 3.1 四大核心环境及分支对应关系 * 四. 企业级项目管理实战：完整落地流程 * 4.1 前置准备工作 * 4.2 开发场景-基于git flow模型的实践 * 结尾： 前言： 在小型团队或个人开发中，简单的分支操作或许能满足需求，但进入企业级项目后，多环境部署、

By Ne0inhk
VLM Unlearning 有关论文阅读总结与梳理

VLM Unlearning 有关论文阅读总结与梳理

文章目录 目录 前言 一、什么是 Unlearning 二、AUVIC 三、Neuron Pruning 四、 Neuron Path Editing 五、 MLLM Eraser 前言 本文整理了当前多模态大模型（VLM）中常见的 Unlearning 技术路线，主要包括： * AUVIC * Neuron Pruning * Neuron Path Editing * MLLM Eraser 这些方法的核心目标都是： 让模型“遗忘”指定知识，同时尽量不影响其它知识。 一、什么是 Unlearning 在多模态大模型（Vision-Language Model / VLA）中，我们经常需要： * 删除隐私数据 * 移除不安全知识 * 删除特定人物或敏感概念

By Ne0inhk

OpenClaw 最新功能大揭秘！2026年最火开源AI Agent迎来史诗级升级，手机变身AI终端不是梦

OpenClaw 最新功能大揭秘！2026年最火开源AI Agent迎来史诗级升级，手机变身AI终端不是梦 大家好，我是Maynor。最近开源社区彻底炸锅了——OpenClaw（前身Clawdbot/Moltbot）又一次刷屏！这个能真正“干活”的本地AI助手，在3月2日刚刚发布v2026.3.1版本，紧接着2月底的v2026.2.26也是里程碑式更新。 从外部密钥管理、线程绑定Agent，到Android深度集成、WebSocket优先传输……OpenClaw正在把“AI常驻员工”从概念变成现实。 今天这篇图文并茂的干货，带你一口气看懂最新功能、安装上手和实战价值！

By Ne0inhk

FPGA开发必看：vivado除法器ip核定点击除法教程

FPGA硬件除法不再难：手把手教你用透Vivado除法器IP核 你有没有遇到过这种情况？在FPGA里做个简单的 a / b 运算，结果综合工具报出几千个LUT的资源消耗，时序还跑不到50MHz？更离谱的是，明明只写了几行代码，生成的电路却像一座迷宫——这就是 手工实现除法 带来的典型痛点。 其实，Xilinx Vivado早就为你准备了“标准答案”： Divider Generator IP核 。它不是什么黑科技，却是每个FPGA工程师都该熟练掌握的基础武器。今天我们就抛开教科书式的讲解，从真实工程视角出发，带你真正搞懂这个看似简单、实则暗藏玄机的IP核。 为什么别再自己写除法状态机了？ 先来看一组对比： 维度 自己写的除法模块 Vivado Divider IP 开发时间 3天（含调试） 10分钟（GUI配置+例化） 最高工作频率 ~60MHz（16位） >200MHz（流水线模式） 资源利用率 高且不可预测 可控，

By Ne0inhk