【FPGA/EDA】Quartus 18.0 软件安装及 ModelSim 环境配置

【FPGA/EDA】Quartus 18.0 软件安装及 ModelSim 环境配置

最近在上《EDA技术》这门电气专业的任选课,用到了Quartus 18.0和ModelSim软件工具进行波形图仿真,安装及配置教程十分曲折晦涩,故作此篇笔记用以记录。

软件资源及安装方法大纲由以下链接提供,以此为基准,本文只重点说明其中可能会遇到的问题及如何配置内部ModelSim波形图仿真工具

在此感谢这位作者为大众提供了安装包资源及非常详细的安装教程!微信公众平台https://mp.weixin.qq.com/s?__biz=MzA4MjU4MTg2Ng==&mid=2247552337&idx=4&sn=c743d0f98c0b1be42fa7e92f9ea4f51a&chksm=9f81cd54a8f64442c4e7cc206e0907e56feee88ed8b30cb00ea7a72b797d4bbe406219c962d1&scene=178&cur_album_id=3421644748383879180&search_click_id=#rd

 一、Quartus 18.0 软件安装中可能会遇到的问题

1.安装路径-注意事项

在设置Quartus 18.0 安装路径时,需要注意的是,安装路径全部都不能包含中文、空格等。也就是说安装路径只能存在英文及下划线”_“,否则会报错无法安装

eg:D:\inter_FPGA\18.0  路径只能有英文和下划线等字符,特别注意不能含有中文或空格。

2.安装设置-注意事项

安装设置需严格遵循此链接提供的安装方法指南,勾选相关选项等。

3.许可证配置-注意事项

实际操作中发现,有些电脑的 "Network Interface Card(NIC) ID:" 这一栏的字符是非常长的一串数字,例如:745d225008e9 , 00410e9eeeb3 , 02410e9ece93 , 02410e9ede83 , 00ffa6f84fc5 , 00fffac7c0e7。 不用怀疑,直接全部选中即可。

4.软件破解-注意事项

· 在打开Crack.exe时,需确保Quartus 18.0软件已关闭。

· 须关闭所有杀毒软件。

· 须右键-以管理员身份运行。

· 只有提示:破解成功,之后才算成功,才能正常使用。

以上条件,实际操作中发现,缺一不可。

二、ModelSim 环境配置

配置ModelSim前,需要确定自己已完成Quartus 18.0软件安装与配置。

2.1 确定软件安装与配置已完成

1.如何确定第一步已完成:打开Quartus 18.0软件,点击Tools-Options

2.进入Options界面后,选择IP Settings-License Setup

在此界面,会发现许可证信息完整,如图所示。若不完整,则某些框会显示None,那么则需要仔细检查第一步安装及破解的过程中是否有缺漏。

2.2 完成安装ModelSim工具:安装过程正常选择即可,只需注意安装路径正确,无需其他操作。
ModelSim安装包-百度网盘-提取码:guet(小写)https://pan.baidu.com/s/1LuOp0CENjOf15fddiSvxHw

通过网盘分享的文件:ModelSim
链接: https://pan.baidu.com/s/1LuOp0CENjOf15fddiSvxHw 提取码: guet


本文提供了ModelSim工具的安装包下载链接,如果失效请在评论区留言,会及时维护。

提取码: guet

2.3 配置ModelSim至Quartus之中

将ModelSim工具启动路径正确添加至Quartus 18.0 之中。

1.打开Quartus 18.0软件,点击Tools-Options,进入Options界面之后,点击General-EDA Tool Options

2.在ModelSim一栏中,选中正确的ModelSim软件路径。

在你安装时选择的安装路径下,依次找到Modelsim \ modelsim_ase \ win32aloem,选择win32aloem这个文件夹并确定即可。

3.启动一个简单的可编译成功的VHDL项目文件,正确添加VMF文件并进行波形图仿真,以验证是否配置正确。

如果

如何新建一个项目,请移步这个ZEEKLOG帖子进行学习,感谢这位作者教会我建立了第一个VHDL项目!

需要注意的是,此作者新建的是Veilog HDL项目,如果想新建VHDL或其他类型项目,须修改相关选项!

fpga-quartus 第一个简单项目-ZEEKLOG博客https://blog.ZEEKLOG.net/codeos/article/details/121241470?sharetype=blogdetail&shareId=121241470&sharerefer=APP&sharesource=xinyouxiangxi&sharefrom=qq

4.如果仿真时仍显示无法进行,请移步这个ZEEKLOG帖子进行详细纠错,感谢这位作者提供的宝贵帮助!

关于Quartus ii无法识别Modelsim路径的问题_如何知道自己安装的modelsim-altera还是modelsim-ZEEKLOG博客https://blog.ZEEKLOG.net/weixin_44063361/article/details/121964188

以上是通过Quartus 18.0-ModelSim 软件进行波形图仿真前,工具安装及配置的全部注意事项。谢谢!

Read more

FPGA SPI Flash配置模式:从硬件设计到约束文件的隐形桥梁

FPGA SPI Flash配置模式:硬件设计与约束文件的默契协作 在FPGA开发中,SPI Flash配置模式的选择往往决定了整个系统的启动流程和性能表现。许多工程师第一次接触这个主题时,可能会惊讶地发现:硬件设计中的几个简单引脚连接(M[2:0])竟然能替代复杂的XDC约束文件,实现FPGA配置模式的自动识别。这种硬件与软件之间的"隐形桥梁"正是Xilinx FPGA设计中的精妙之处。 1. SPI Flash配置模式的核心机制 SPI Flash配置模式的选择本质上是通过FPGA的M[2:0]引脚状态实现的。这三个引脚在FPGA上电时被采样,决定了FPGA将以何种方式与外部存储设备通信。这种设计巧妙地将硬件连接与软件配置结合在一起,形成了FPGA配置系统的第一道指令。 配置模式选择引脚的真值表: M[2:0]配置模式总线宽度CCLK方向000Master Serialx1输出001Master SPIx1/x2/x4输出010Master BPIx8/x16输出100Master SelectMAPx8/x16输出101JTAGx1N/A110

Dify工作流集成TTS:低代码实现语音输出

Dify工作流集成TTS:低代码实现语音输出 📌 背景与需求:让AI应用“开口说话” 在构建智能对话系统、虚拟助手或教育类AI产品时,语音输出能力是提升用户体验的关键一环。传统的语音合成(Text-to-Speech, TTS)方案往往依赖复杂的模型部署和高门槛的开发流程,难以快速集成到低代码平台中。 Dify作为一款领先的低代码大模型应用开发平台,支持通过可视化工作流编排AI能力。然而,默认组件并未内置TTS功能。本文将介绍如何通过集成一个稳定、高质量的中文多情感TTS服务——基于ModelScope的Sambert-Hifigan模型,为Dify工作流注入“声音”,实现从文本生成到语音播报的完整闭环。 🎯 核心目标: 在不编写复杂后端代码的前提下,将成熟的TTS能力以API形式接入Dify,完成“用户输入 → 文本处理 → 语音合成 → 播放反馈”的自动化流程。 🎙️ Sambert-HifiGan 中文多情感语音合成服务详解 技术选型依据:为何选择 Sambert-Hifigan? 在众多开源TTS模型中,ModelScope平台提供的 Sambert-H

如何用PDF Arranger轻松管理PDF文件:完整操作指南

如何用PDF Arranger轻松管理PDF文件:完整操作指南 📄 【免费下载链接】pdfarrangerSmall python-gtk application, which helps the user to merge or split PDF documents and rotate, crop and rearrange their pages using an interactive and intuitive graphical interface. 项目地址: https://gitcode.com/gh_mirrors/pd/pdfarranger 一、什么是PDF Arranger? PDF Arranger是一款免费开源的PDF编辑工具,它提供直观的图形界面,帮助用户轻松完成PDF文件的合并、拆分、页面旋转、裁剪和重新排序等操作。作为PDF-Shuffler项目的分支,

FPGA加速图像处理:核心算法全解析

FPGA加速图像处理:核心算法全解析

FPGA(现场可编程门阵列)在图像处理领域因其并行处理能力、低延迟、高能效和可定制化 的特点而极具优势,特别适合于实时性要求高、算法固定、功耗受限 的应用场景。 以下是FPGA上常实现的主流图像处理算法,按处理流程和类别划分: 一、底层图像预处理(像素级操作) 这类算法高度并行,非常适合FPGA。 1. 色彩空间转换 * RGB转灰度:Y = 0.299R + 0.587G + 0.114B,可通过移位和加法实现,无需乘法器。 * RGB与YCbCr互转:视频压缩(如JPEG, H.264)中的关键步骤,FPGA可以并行计算三个分量。 2. 几何变换 * 旋转、缩放、平移:需要插值算法(如双线性插值、最邻近插值)。FPGA可以并行计算多个输出像素的坐标和插值。 3. 图像校正 * 镜头畸变校正:通过查找表(LUT)