Vivado IP核DDS核配置详解
直接数字合成器（DDS）或数控振荡器（NCO）是数字通信系统中的核心组件，广泛应用于构建数字上下行转换器、解调器以及实现 PSK、FSK 等调制方案。其基本原理是通过查找表存储正弦波样本，配合数字积分器生成相位参数，从而映射出所需的输出波形。
进入IP核设置界面
在 Vivado 中创建 IP 核后，首先会看到基础配置页面。这里需要关注模式选择与系统时钟设置。
模式配置
相位发生器由累加器和可选加法器组成，用于添加相位偏移。在定制内核时，相位增量（PINC）和相位偏移（POFF）可独立配置为固定、可编程或流式模式。
SIN/COS LUT 模块利用正弦波的对称性优化内存使用。内核支持仅正弦、仅余弦或正交输出，每个输出可独立配置极性。若对精度要求较高，可利用 DSP 切片开启泰勒级数校正功能，提升高速运行下的杂散抑制能力（SFDR）。
系统设置
系统时钟通常设为 50MHz，对应采样率。通道数量默认为 1，若需多通道，每个通道的采样频率将按 N 分频计算。
操作模式主要有 Standard（标准）和 Rasterized（栅格）两种：
- Standard：相位增量可能为小数，FPGA 截断取整会产生相位误差。高噪声场合可通过相位抖动或泰勒级数纠正补偿。
- Rasterized：相位增量强制为整数，无截断效应，时间基抖动更小。
实际工程中，除非有特殊时序要求，一般优先选择 Standard 模式。
关键参数配置
系统参数主要涉及 SFDR、频率分辨率及噪声整形策略。
SpuriousFree Dynamic Range (SFDR)：决定幅度数据的位宽，SFDR 越大，动态范围越宽。 Frequency Resolution：决定相位增量的位宽，分辨率越小，表示相位的位宽越大。 Noise Shape：根据 SFDR 自动选择整形方式。None 不整形；Phase Dithering 通过随机噪声使量化误差随机化，降低杂散。
Phase Increment Programmability（相位增量）
- Fixed：常数，频率不可变。
- Programmable：外部接口实时修改，最常用，支持动态调频。
- Streaming：数据流输入，适合高速连续变化。
Resync（重同步） 勾选后参数更新时插入重同步周期，避免相位跳变，适用于对连续性要求高的场景。
