针对社招 FPGA 岗位，梳理了高频基础概念考点。以下内容涵盖器件区别、内部架构、存储资源与时钟管理，适合候选人复习。
1. 什么是 FPGA？与 CPLD、ASIC 的核心区别是什么？
FPGA（现场可编程门阵列）基于可编程逻辑单元（CLB）、互连资源、I/O 接口及嵌入式资源构建，可通过 HDL 编程实现任意数字逻辑功能。
核心区别：
- FPGA：SRAM 工艺，灵活性强，可反复擦写，适合原型验证与小批量量产，功耗中等。
- CPLD：EEPROM/Flash 工艺，集成度低，适合简单逻辑控制，掉电不丢失配置。
- ASIC：专用集成电路，性能最优但不可编程，研发周期长，仅适合大批量量产。
2. FPGA 的基本架构包括哪些部分？
核心架构包含四部分，不同厂商命名略有差异但功能一致：
- 可编程逻辑块（CLB）：由 LUT、触发器、多路选择器组成，实现组合与时序逻辑。
- 可编程互连资源（PI）：含布线与开关矩阵，连接 CLB、I/O 及嵌入式资源。
- I/O 接口模块（IOB）：位于芯片边缘，负责与外部器件交互，支持 LVCMOS、LVDS 等电平标准。
- 嵌入式资源：集成 PLL、DSP 切片、Block RAM，用于时钟管理及数据存储。
3. FPGA 的配置方式有哪些？
分为主动与被动配置两类：
- 主动配置：上电后 FPGA 自动读取配置芯片（如 SPI Flash），适合量产产品；并行配置速度快但成本略高。
- 被动配置：外部控制器写入配置文件。JTAG 常用于调试；串口/USB 适合特殊场景；Slave Serial 由 MCU 控制，适合低功耗系统。
4. 什么是 LUT？常见类型有哪些？
LUT（查找表）是实现组合逻辑的核心单元，本质是 SRAM 缓存的真值表。输入信号到来时，根据地址'查找'输出结果。
常见类型：
- 4 输入 LUT：可实现任意 4 变量逻辑。
- 5 输入 LUT：部分高端 FPGA 采用。
- 6 输入 LUT：Xilinx 7 系列及以上主流配置，灵活性更高，可拆分为两个 4 输入 LUT。
5. FPGA 中的触发器（FF）有哪些类型？
主要用于时序逻辑存储与同步：
- D 触发器：最常用，时钟沿采样 D 端数据，用于移位寄存器等。
- T 触发器：T=1 翻转，T=0 保持，常用于分频电路。
- JK 触发器：功能灵活，FPGA 中通常由 D 触发器组合实现。
- 寄存器：多个 D 触发器组成，用于批量存储数据，优先使用同步寄存器。
6. 分布式 RAM 和 Block RAM 有何区别？
两者均为内部存储资源：
- 分布式 RAM：由 LUT 拼接实现，容量小、速度快，适合小容量高速缓存（如小 FIFO）。
- Block RAM：专用存储模块，容量大、功耗低，支持单/双端口，适合大容量存储（如缓冲区、ROM）。
经验法则：小于 1Kbit 用分布式，大于等于 1Kbit 用 Block RAM。
7. FPGA 中的 PLL 作用是什么？
PLL（锁相环）用于时钟管理，解决频率适配与同步问题：
- 倍频/分频：生成系统所需频率（如 50MHz 转 200MHz）。
