FPGA 千兆以太网 SGMII 接口配置实战

多个 SGMII 端口的共享一个 core 的连接图示：

IP 核其它端口说明配置：

// input ports
.independent_clock_bufg (clk_200m ), // must 200m clk ;
.configuration_vector (5'b10000 ), // 
.an_adv_config_vector ('d33 ), // 
.an_restart_config ('b0 ), // 
.speed_is_10_100 (speedis10100 ), // link MAC IP Core speedis10100
.speed_is_100 (speedis100 ), // link MAC IP Core speedis100
.sigal_detect ('b1 ), // signal detect
// output ports
.status_vector (),// IP Core & sgmii link status

status_vector 可以查看当前 IP 核以及链路状态，各个 bit 位说明：

三、Tri-Mode Ethernet MAC 配置和说明

不配置 MDIO 和自适应，直接 1000M。

关闭包过滤和统计功能：

IP 核其它端口说明配置：

//----------------------------------//
// input ports
.gtx_clk (userclk2_out ), // link SGMII IP Core userclk2_out
.pause_val ('b0 ), //
.pause_req ('b0 ), //
// output ports
.speedis10100 (speed_is_10_100), // link SGMII IP Core speed_is_10_100
.speedis100 (speed_is_100 ), // link SGMII IP Core speed_is_100

四、上版验证

环境：芯片 xc7z045ffg900-2，bank109 一共四路 SGMII 端口。

结果：四路逻辑端接收的 AXIS 数据正确，接收正常；发送数据正常；

过程以及遗留问题：

1. 两个 IP 核都强制的千兆，未验证自适应。
2. MAC IP 与 SGMII IP 配置 MDIO 后有问题未进一步验证。