FPGA 开发实战入门：从零玩转 ego1 开发板与 Vivado 设计流程
面对一堆 LED、按键和数码管，却不知道如何下手写 Verilog 代码？明明仿真波形都对了，下载到板子上却毫无反应？
这正是每个 FPGA 初学者都会经历的'第一次'——从软件思维转向硬件思维的阵痛期。
本文不讲空泛理论，而是带你以一个真实大作业项目为主线，手把手走通从 Vivado 建工程、写代码、加约束，到烧录验证的完整流程。我们用的是高校实验室常见的 ego1 开发板 + Xilinx Vivado 工具链，目标是让你在两天内搞定课程大作业，并真正理解每一步背后的'为什么'。
为什么选 ego1 开发板做教学实践？
市面上的教学 FPGA 板不少，但 ego1（Digilent 出品）之所以被众多高校采用，不是因为它最强大，而是因为它的'刚刚好'：
- 够用：Artix-7 XC7A35T 芯片提供超过 3 万个逻辑单元，足以实现状态机、计数器、ALU 甚至简易 CPU；
- 开放：所有 IO 引脚均可自由映射，不像某些简化板只预留固定功能接口；
- 便宜：学生能负担得起，实验室也能批量采购；
- 资源齐全：自带 100MHz 时钟、8 个 LED、8 个开关、2 个按键、4 位数码管、VGA 输出……基本覆盖数字电路课程的所有实验需求。
更重要的是，它支持原生 JTAG 下载，插根 USB 线就能编程调试，省去了外接下载器的麻烦。
💡 小知识：ego1 的核心芯片是 Xilinx Artix-7 XC7A35T-1CSG324C，属于 7 系列 FPGA 中的中端型号。虽然现在已被 UltraScale+ 取代，但在教学领域仍是主力选手。
Vivado：不只是 IDE，更是你的'数字系统建造工厂'
很多同学第一次打开 Vivado，看到那个庞大的界面就懵了：'我只想点个灯，为什么要搞这么多步骤？'
其实，Vivado 的设计哲学很清晰：把硬件设计当作工程项目来管理。
它不像单片机 IDE 那样一键编译下载，而是模拟了工业级 FPGA 开发的全流程：
[编写代码] → [综合成门电路] → [布局布线] → [生成比特流] → [烧录进 FPGA]
每一个环节都可以精细控制，也意味着容错空间更小——比如少了一个引脚约束，整个设计可能就跑不起来。
关键流程拆解
| 阶段 | 作用 | 类比 |
|---|---|---|
| Design Entry | 编写 Verilog/VHDL 代码 | 写建筑图纸 |
| Synthesis | 把代码转成底层逻辑网表 | 把图纸变成建材清单 |
| Implementation | 布局布线，决定模块放哪 | 施工队盖房子 |
| Bitstream Generation | 生成可烧录文件 | 制作最终装修方案 |
| Program Device | 下载到 FPGA 运行 | 搬进去住 |
你会发现，FPGA 开发本质上是在'定制芯片'。每次修改代码后重新下载，相当于给这块硅片重新'塑形'。
