FPGA 入门：基于 LED 的 2 选 1 多路选择器设计
数据选择器是从多个输入逻辑信号中选择一个逻辑信号输出的电路。
原理简介
所谓数据选择器，就是从多个输入的逻辑信号中选择一个逻辑信号输出。例如手中有两张电影票 A 和 B，检票员决定哪张有效，这对应输入信号 in1 与 in2，检票员相当于选择信号 sel，电影院相当于输出信号 out。
真值表
当选择信号 sel 为 0 时，输入信号 in1 通道开启，输出 out 等于 in1；sel 为 1 时，in2 通道开启，out 等于 in2。
Verilog 实现
新建工程后，使用 Verilog 实现 2-1 数据选择器：
代码中 in1、in2、sel 前加'wire'，out 前加'reg'。wire 是连线型，只能传递信号；reg 是寄存器类型，能存储信号。在 always@(*) 模块中，输出信号需持续循环逻辑进程，故使用 reg 类型。
验证与仿真
打开 RTL 视图验证电路正确性：
RTL 视图与设计一致。进行仿真分析波形：
sel 恒为 0 时，out 恒等于 in1。
sel 恒为 1 时，out 恒等于 in2。
仿真设置中，Tool name 选项卡需选择'Modelsim'而非'Modelsim-Altera'，否则可能报错：
