FPGA 入门：基于 LED 的 2 选 1 多路选择器实现

讲解 FPGA 中 2 选 1 多路选择器的设计与实现。通过 Verilog 描述逻辑功能，区分 wire 与 reg 数据类型，在 Quartus 软件中完成 RTL 视图设计与仿真验证。结合 EP4C 开发板原理图进行引脚分配，将按键映射为输入与选择信号，LED 映射为输出信号。最终通过硬件测试确认不同选择信号下 LED 的正确响应，并强调编译与引脚设置注意事项。

Kubernet发布于 2026/4/9更新于 2026/5/2215 浏览

回顾 LED 工程建立流程后，本篇介绍数据选择器工程的实现方法。

数据选择器是从多个输入逻辑信号中选择一个输出的电路。例如电影票 A 和 B 对应输入信号 in1 与 in2，检票员对应选择信号 sel，电影院对应输出信号 out。

电路图

真值表如下：

真值表

当 sel 为 0 时，out 等于 in1；sel 为 1 时，out 等于 in2。

新建工程后，使用 Verilog 实现：

module mux_2to1(
    input wire in1,
    input wire in2,
    input wire sel,
    output reg out
);
    always @(*) begin
        if (sel == 1'b1)
            out = in2;
        else
            out = in1;
    end
endmodule

代码分析：in1、in2、sel 为 wire 类型，用于传递信号；out 为 reg 类型，用于存储状态并在 always 块中循环更新逻辑。

验证电路正确性：

RTL 视图