FPGA 开发入门：基于 Quartus 实现 LED 控制

FPGA 工程搭建与 LED 点亮实战

1. 工程目录规划

建立一个清晰的工程文件夹结构是良好习惯的开始。建议创建名为 led 的主目录，并包含以下四个子文件夹：

• doc：存放文档资料、数据手册、Visio 波形图等，相当于档案库。
• quartus_prj：存放 Quartus II 新建的工程文件，相当于操作台。
• rtl：放置生成硬件电路的 Verilog 代码，相当于原材料。
• sim：放置仿真测试文件，相当于质检室。

这四个文件夹分工明确，通过路径关联和文件引用形成闭环。quartus_prj 作为中枢，向上读取说明，向下获取代码，向外调用仿真脚本；sim 则验证 rtl 逻辑的正确性。

2. 设计流程概览

无论进行何种 FPGA 项目，遵循标准流程至关重要。以下是推荐的开发步骤：

1. 需求分析：阅读手册和原理图，明确功能目标。
2. 环境配置：新建工程，选择对应的开发芯片型号。
3. 代码实现：编写 Verilog 代码实现电路逻辑。
4. 编译仿真：编译代码并进行仿真测试，验证逻辑无误。
5. 引脚分配：将逻辑信号映射到具体的物理引脚，完成硬件绑定。

3. 工程详细实现

（1）原理图分析

首先打开开发板原理图，定位'按键'和'LED'模块。以 KEY1 与 LED1 为例：

逻辑解析：

• 按键松开：SW2 断开，KEY1 被拉低至 GND（低电平）。FPGA 输入引脚接收 0，输出给 LED 电路的信号为 0，LED1 不亮。
• 按键按下：SW2 导通，KEY1 被拉高至 3V3（高电平）。FPGA 输入引脚接收 1，输出给 LED 电路的信号为 1，LED1 点亮。

在此阶段，建议在 Visio 中绘制功能框图和预期波形图，并保存至 doc 文件夹，以便后续对比验证。

（2）工程配置

在 Quartus 中新建工程，路径指向 quartus_prj 文件夹。配置时需关注两点：

1. 源文件管理：Quartus 需要识别源代码文件才能生成电路。虽然此时尚未编写代码，但需确保工程能正确关联后续添加的 .v 文件。
2. 器件选择：必须严格匹配芯片型号。以 Altera EP4CE10E22C8N 为例：
   • Family：Cyclone IV E 系列。
   • Package：EQFP 封装（对应 Any QFP）。