FPGA 工程准备
建立一个名为 led 的工程文件夹，并在其下创建四个子目录：doc、quartus_prj、rtl、sim。这种结构有助于管理开发过程中的不同阶段。
- doc：存放文档资料、数据手册及 Visio 波形图，相当于档案库；
- quartus_prj：存放 Quartus II 软件新建的工程文件，是操作台；
- rtl：放置生成硬件电路的 Verilog 代码，相当于原材料；
- sim：放置仿真测试文件，相当于质检室。
这四个部分通过路径关联和文件引用形成闭环。quartus_prj 作为中枢，向上读取说明，向下获取代码，向外调用仿真脚本；sim 则验证 rtl 逻辑的正确性。
设计流程
FPGA 开发通常遵循一套标准流程，理解它能让项目更顺畅：
- 看手册与原理图：明确功能需求，就像做饭前先看食谱。
- 选芯片建工程：根据开发板型号选择对应的器件，配置好工程环境。
- 编写代码：使用 Verilog 实现电路逻辑。
- 编译与仿真：检查语法错误，运行仿真验证逻辑是否达标。
- 引脚分配：将逻辑信号映射到具体的物理引脚，完成最终部署。
工程实现
1. 分析原理图
打开开发板原理图，定位'按键'和'LED'模块。本例选取 KEY1 与 LED1 进行控制。
按键电路逻辑：
- 松开时，KEY1 被拉低至 GND（低电平），FPGA 输入引脚接收 0 信号。
- 按下时，KEY1 被拉高至 3V3（高电平），FPGA 输入引脚接收 1 信号。
LED 电路逻辑：
- 收到低电平信号，LED 不亮。
- 收到高电平信号，LED 亮起。
结合两者，当按键按下（输入 1）时，输出给 LED 的信号为 1，灯亮；反之灯灭。建议将此逻辑关系绘制成框图和波形图保存至 doc 文件夹。
2. 新建工程
在 quartus_prj 文件夹中启动 Quartus 新建工程。关键步骤如下：
