基于 FPGA 的日志与参数存储方案设计
设计目标
本方案旨在解决设备在长期运行环境下的数据持久化问题，主要涵盖以下核心需求：
- 日志记录：支持设备至少 10 年的运行日志记录。
- 参数管理：支持上位机对 Flash 进行读/写/擦除操作。
- 信息查询：支持本地参数查询及多台设备的 ID 自动分配与管理。
系统架构
硬件选型
- Flash 型号：W25Q256JVEIQ（256Mbit）
- 通信总线：SPI
- 时钟频率：25MHz
日志功能实现
为了防止上次运行日志被意外覆盖，上电默认关闭日志写入。采用双缓存机制（Dual Buffer），利用两个 32KB 空间交替存储。
- 单条日志：256 字节，每分钟记录一次。
- 循环策略：当当前缓冲区满时，擦除另一个缓冲区并切换写入指针。这种设计确保了即使在擦除过程中断电，已保存的日志依然可用。
- 寿命估算：
- 单次擦除可容纳日志数：64KB / 256B = 256 条
- 单次擦除对应时长：256 分钟
- 连续擦除 10 万次总时长：约 48.7 年
参数管理与通信
上位机通过 SPI 接口直接访问 Flash 模块。系统会先检测 Flash 状态，仅在空闲状态下允许读写擦除操作。对于多设备场景，设备可通过查询帧自动分配唯一 ID，上位机支持指定单台或广播方式进行参数下发。
通信协议与指令集
具体通信协议遵循相关规范。Flash 芯片操作需严格遵循时序定义，关键指令包括：
- Read Manufacturer / Device ID (90h)：读取厂商及设备 ID。
- Write Enable (06h)：页编程、擦除及写状态寄存器前必须执行。
- Sector Erase (20h)：扇区擦除（4KB）。
- Block Erase (52h/D8h)：32KB 或 64KB 块擦除。
- Page Program (02h)：页编程（256B）。
- Read Data (03h)：读取数据。
- Status Register：读写状态寄存器以监控忙闲状态。
调试经验与注意事项
在实际工程落地中，有几个关键点直接影响系统的稳定性：
- 片选信号时序：SPI Flash 对片选（CS）信号非常敏感。每条指令开始前必须拉低 CS，指令结束后需立即拉高。如果 CS 电平保持不当，会导致 Flash 无法正常工作或进入错误状态。
- 状态检查：在执行任何写操作前，务必轮询状态寄存器确认 Flash 处于空闲（Ready）状态，避免并发冲突。
- AC 参数匹配：确保 FPGA 输出的时钟和信号边沿符合 Flash 规格书中的 AC 参数要求，特别是在高温或电压波动环境下。
测试验证
经过实测，系统各项功能均达到预期指标：
- 日志记录稳定，无丢包现象。
- 上位机读写擦除响应正常。
- 多设备 ID 分配逻辑清晰，参数管理无误。
