拒绝 AI 盲目梭哈：拆解 Garry Tan 的 gstack 架构逻辑

优质文章学习记录

— 5 min read
拒绝 AI 盲目梭哈：拆解 Garry Tan 的 gstack 架构逻辑

拒绝 AI 盲目梭哈：拆解 Garry Tan 的 gstack 架构逻辑

YC 的 Garry Tan 把他那套压箱底的 AI 开发流开源了，名字很直白，叫 gstack。看了一圈源码，这东西的本质不是什么自动化写代码的脚本，而是给 Claude Code 这种暴力工具装上了一个基于现代软件工程流程的约束框架。它把 Claude 从一个随时可能失控的单兵，强行捏合成了一个由 CEO、工程经理和 QA 组成的虚拟公司。

如果你觉得现在的 AI 编程只是在玩简单的 Prompt 对话，那 gstack 的思路可能会让你清醒一点：它不是在教 AI 怎么写代码，而是在教 AI 怎么像个正经的工程团队一样协同。我看重的是它对冲动编码的抑制，这才是架构师该有的思维。

![repo_screenshot](repo_screenshot.png null)

https://github.com/garrytan/gstack

认知摩擦力：为什么指挥官模式才是救命稻草

gstack 引入的 Conductor Agent 并不是为了增加链路复杂性，它是为了制造摩擦力。在真实的工程实践中，最恶心的往往不是代码写不出来，而是逻辑起点就错了。普通开发者用 Claude 可能直接就喊它改功能，而 gstack 要求先进行战略对齐。这种做法很像老练的建筑工头：在没看清管道走向前，绝不轻易切断任何一根水管。

这种架构强制 AI 在思维空间里先进行一次低成本的模拟。如果 Conductor 认为方案逻辑不通，具体的执行 Agent 就不会被激活。这有效防止了 AI 像个没头苍蝇一样在你的代码仓库里乱撞，最后搞出一堆无法编译、逻辑断层的屎山。

角色扮演背后的降噪逻辑：分封制的博弈艺术

gstack 定义的 CEO、工程经理（EM）和 QA 测试员，听起来像是某种过家家的角色扮演，但在底层逻辑里，这叫职责分离。把决策权、管理权和质量控制权强行分开，即便它们背后跑的都是同一个 Claude 模型，也会因为 Context 的差异产生奇妙的博弈。

CEO 关注业务交付，EM 关注代码实现的可维护性，QA 则是那个拿着放大镜找茬的杠精。这种设计比那种全能型提示词要高级得多。它模拟的是一种工程博弈：当 QA 说这段代码可能有内存泄漏时，EM 必须得回应。这种机制把单点失效风险降到了最低，避免了 AI 在长依赖任务中自说自话。

现实约束：这是一场昂贵的脑力游戏

别高兴太早，gstack 这种架构对 Token 的消耗是毁灭性的。你为了改一个简单的 CSS 样式，可能背后需要三个 Agent 进行五轮对话，这种大炮轰蚊子在小项目上极其臃肿。而且它对上下文长度的要求近乎苛刻，如果你的工程依赖关系复杂到一定程度，Claude 的上下文窗口依然会像深夜三点的生产环境服务器一样报警。

我个人非常反感那些吹捧 AI 能够完全替代程序员的论调。gstack 的出现反倒是证明了：人类的工程方法论——那些繁琐的评审、严苛的 QA 流程，依然是目前唯一能约束复杂系统不崩溃的良药。gstack 只是把这套药方翻译成了 AI 能听懂的语言，但它无法解决模型本身对长逻辑理解的上限。

抽象层次的跃迁：从修水管到治理城市

gstack 的真正价值在于它拉高了 AI 参与开发的维度。以前 AI 是你的扳手，现在它试图成为你的施工队。虽然目前的实现还略显生硬，有些地方甚至透着一种为了架构而架构的笨拙感，但它指明了一个方向：AI 编程的终局不是生成更多的代码，而是更有效地治理已有的复杂性。

如果你还在手动复制粘贴代码块到网页窗口，gstack 会让你觉得自己像是在原始森林里钻木取火。它的 CLI 体验非常硬核，完全是为了那些住在终端里的极客准备的。这种不讨好小白的态度，反倒让我觉得这个项目更有工业落地潜力。

Read more

7系列FPGA数据手册

7系列FPGA数据手册

7系列FPGA数据手册：概述 DS180 (v2.6.1) 中文版 2020年9月8日 概述 Xilinx® 7系列FPGA包含四个FPGA系列，可满足从低成本、小尺寸、成本敏感、高容量应用到对连接带宽、逻辑容量和信号处理能力要求最高的超高端高性能应用的全部系统需求。7系列FPGA包括： * Spartan®-7 系列： 针对低成本、最低功耗和高I/O性能进行了优化。提供低成本、极小外形封装，以实现最小的PCB面积。 * Artix®-7 系列： 针对需要串行收发器和高DSP及逻辑吞吐量的低功耗应用进行了优化。为高吞吐量、成本敏感型应用提供最低的总物料清单成本。 * Kintex®-7 系列： 针对最佳性价比进行了优化，与上一代相比性能提升2倍，开创了一类新的FPGA。 * Virtex®-7 系列： 针对最高的系统性能和容量进行了优化，系统性能提升2倍。通过堆叠硅片互联(SSI)技术实现最高性能的设备。 7系列FPGA基于最先进的高性能、低功耗(HPL)、28

Windows 10/11环境下USB-Blaster驱动安装详解

USB-Blaster驱动在Win10/Win11下的“玄学”安装？一文彻底讲透！ 你有没有遇到过这样的场景： FPGA代码写完，板子上电正常，Quartus Prime也打开了——结果点“Program”时弹出红字警告：“ No hardware available ”。 设备管理器里多了一个黄色感叹号的“未知设备”，或者干脆显示“USB-Blaster [Invalid]”。 别急，这几乎每个用Altera（现Intel FPGA）开发的人都踩过的坑。问题不在你的代码，也不在硬件，而是在那个看似简单、实则暗藏玄机的 USB-Blaster 驱动安装 。 尤其是在 Windows 10 和 Windows 11 系统下，微软对驱动签名和内核安全越来越“较真”，传统的“插上去自动识别”早已成为过去式。今天我们就来把这件事从根儿上说清楚：为什么装不上？怎么才能稳稳地装上？以及那些官方文档不会告诉你的实战技巧。 不是所有“USB下载线”

FPGA高速通信：Aurora64B/66B IP使用指南

Aurora 64B/66B IP核配置及使用详解 Aurora 64B/66B 是 Xilinx（现 AMD）提供的一种高速串行通信协议 IP 核，专为 FPGA 设计，支持点对点数据传输，适用于数据中心、高性能计算等场景。本指南将帮助初学者轻松调用该 IP 核，实现编码、译码和传输回环功能。内容包括 IP 核配置、端口介绍、使用方法、example design 调用、关键模块（如 framegen 和 framecheck）的作用，以及完整实现步骤。指南基于 Vivado 设计工具，确保真实可靠。 1. Aurora 64B/66B IP核简介 Aurora

硬件-电源-VR多相电源深入解析

1. 引言 一块高性能服务器主板的CPU插槽周围，总是簇拥着一排排整齐的、覆盖着金属散热片的“小方块”。它们就属于VR多相电源的一部分，VR多相电源如同CPU的“专用心脏”，负责将来自电源的“粗犷”能量，转化为CPU所能接受的“精细”养分。本文主要介绍Buck多相电源。 2. VRM是什么？为什么需要“多相”？ 2.1 VRM的核心使命：精准的“能量转换师” VRM，全称 Voltage Regulator Module（电压调节模块），其核心任务只有一个：将来自一次电源的电压（如+12V），高效、精准地转换为CPU、GPU等核心芯片所需的低电压（如0.8V~1.3V）和大电流（可达数百A）。 如果让数百安培的电流直接以1V电压从机箱电源传输到CPU，线路损耗将是灾难性的。因此，必须在CPU边上就近进行高效电压转换，这就是VRM存在的根本原因。 2.