ORIN+FPGA高速采集AI智能处理板

ORIN+FPGA高速采集AI智能处理板

一、设计初衷

为什么要设计一款ORIN+FPGA的板卡呢,我们在跟客户交流的过程中发现,客户的需求是多方面的,痛点和烦恼也是各种各样。略举几个例子。

案例1:在钢铁厂做机器视觉的客户反映,基于PC机加显卡的检测方案,不仅成本高,体积大,关键是那种场合温度比较高,有时会出现死机的现象,虽不频繁,一个月出现一两次。很堵心。

案例2:在矿山做皮带撕裂检测,空间很狭窄,放一台PC机很困难,放一台小的没法插显卡,没显卡GPU加速,算力不足,检测算法只能简化,效果不理想,另外关键是那种场合温度湿度都很大,尤其是灰尘,导致设备经常出问题,出问题最多的就是内存和显卡,千奇百怪,苦不堪言。

案例3:无人机应用,我问客户,为什么不用RK3588+FPGA的方案,客户说,RK3588的6T的算力太低了,相对与Coaxpress接口,6500万像素的相机,RK3588+FPGA的方案,是既采集不进去,算力也不够,还是Orin nx 16G 157T的算力,再加上Nvidia cuda良好的生态,更有把握。

案例4:跟几个做直播,导播录播的客户聊,他们反映,基于PC机的方案,需要插好多种卡,比如SDI采集卡,HDMI采集卡等,体积庞大,重量很重,太不便于携带,还容易死机,越是直播的时候,越紧张越死机,提心吊胆的耽误大事。而基于嵌入式的方案,则算力不够,功能太单一,连起码的4K @60帧 12G SDI 采集很难做到,更别提H.265编码了,根本无法与高档摄像机连接。

案例5:做软件无线电SDR的朋友,则跟我反映,现在的SDR方面的板卡,AI处理能力普遍欠缺,而国外的技术,已到达了智能频谱感知,构建“射频感知-数据处理-AI决策”的闭环。相比传统SDR的离散架构,其统一内存设计将数据交互时延,使AI模型能实时调用射频数据,实现从“被动响应”到“主动预测”的质变。 对科研人员与企业而言,需要构建一个单板就可以实现SDR+AI 的系统,其核心价值在于“一站式验证”: 硬件集成:覆盖从射频(支持多频段)、FPGA(实时处理)到AI算力(Jetson Orin)的全链条,无需担心组件兼容性问题, 软件生态:支持PyTorch、TensorFlow等主流AI框架,与GNURadio等SDR工具无缝对接,Python接口简化二次开发,使算法从设计到验证的周期大幅缩短。

经过了一年多的酝酿,跟很多客户进行了沟通,我们开发了一款ORIN+FPGA的板卡,配合各种FMC接口板,满足多个应用场景的需求。FMC接口板只是应用了FMC连接器,并不是标准的FMC板卡的大小和形状,接口板的大小和形状配合ORIN+FPGA板的大小和形状。在这里解释一下,我们在设计之初,打算采用核心板+底板的传统方式,但发觉这种方式需要客户做的事情太多,需要做一个底板,需要做相关的底层驱动。所以我们最终考虑决定采用主板+接口板的形式,并还可以为客户定制接口板,写底层软件,可以使客户聚集精力,仅仅开发自己有创新的部分技术,极大的减少了客户的工作量,减少了产品研发的风险,加快了产品上市时间。我们初步考虑了,下述应用场景:

1、通过FPGA的FMC接口,做Cameralink接口板,Coaxpress接口板,10G万兆网接口板,连接面阵和线阵相机,把orin应用到机器视觉领域。特别适合空间有限,潮湿,粉尘,高温高寒,振动,复杂电磁环境等场合。

2、用FPGA的FMC接口,做12G SDI接口板和HDMI接口,把orin应用到广播视频,医疗,教育,导播直播录播领域。

3、通过FPGA的FMC接口,连接ad9361,adrv9009接口板,把orin应用到AI+软件无线电领域。

4、通过FPGA的FMC接口,做jesd204b接口板,连接高级A/D和D/A芯片。做模拟信号采集和智能处理,应用于分布式光纤信号处理和其他各种A/D和D/AD的场合。

5、通过FPGA的FMC接口, ,连接24bit高精度A/D,用于IEPE振动监测,用于大型旋转设备和风电机组运行监测。

6、机器人,无人机。

二、板卡架构

板卡采用ORIN+FPGA架构,ORIN是英伟达公司专为边缘AI和机器人设计的嵌入式芯片,采用7nm工艺,单颗算力达157TOPS,支持多传感器并行处理‌,算力功耗不同,我们这个板,可以选装

ORIN NANO 4G模块

ORIN NANO 8G模块

ORIN NX 8G模块

ORIN NX 16G模块

FPGA采用XILINX的Kintex UltraScale+系列的XCKU5P-2FFVB676I或者Xilinx Artix UltraScale+的XCAU15P-2FFVB676I,引脚兼容,只是后者可以实现PCIe Gen4 16GT/s,可以实现更快的PCIe通信速率。架构图如下:

本产品现货销售,为客户定制各种接口板,承接相关项目,如有需求,可以私信我。

三、ORIN简介

ORIN NANO:

ORIN NX:

算力:

四、FPGA简介

Kintex UltraScale+ XCKU5P-2FFVB676i FPGA和Artix UltraScale+ XCAU15P-2FFVB676i FPGA

XCKU5P-2FFVB676i

XCAU15P-2FFVB676i

System Logic Cells  

474,600

170,100

CLB Flip-Flops

433,920

155,520

CLB LUTs

216,960

77,760

Max. Distributed RAM (Mb)

6.1

2.5

Block RAM Blocks

480

144

Block RAM (Mb)

16.9

5.1

UltraRAM Blocks

64

UltraRAM (Mb)

18.0

CMTs (1 MMCM and 2 PLLs)

4

3

Max. HP I/O

208

156

Max. HD I/O

96

72

DSP Slices

1,824

576

System Monitor

1

1

GTH Transceiver 16.3 Gb/s

0

12

GTY Transceivers 32.75 Gb/s

16

Transceiver Fractional PLLs

8

6

PCIE4 (PCIe Gen3 x16)

1

PCIE4C (PCIe Gen3 x16 /

Gen4 x8)

1

100G Ethernet

1

I/O Pins

304

228

五、板卡简介

ORIN侧DisplayPort 显示接口。

ORIN侧4X USB3.0 接口。

ORIN侧 RJ45千兆网接口。

ORIN侧 USB Type-C接口。

ORIN侧 1T SSD固态盘,读取3180MB/s,写入2960MB/s。

ORIN侧 5G全网通模块和WIFI模块。

FPGA侧 2GB DDR4-2600存储器。

FPGA侧 双QSPI flash MT25QU256xxxx。

FPGA侧 单端80MHz,差分200MHz,以及SI5328B-C-GMR时钟。

板载FMC接口,10lane GTY 和54对LVDS。

板卡要求工业级芯片。结构满足抗震要求。

六、物理特性

工作温度:ORIN模块宽温度范围运作:-25°C ~ 70°C,其他部分工业级-40℃~+85℃。

工作湿度:10%~80%

供电要求

单电源供电,整板功耗:40W

电压:DC +12V,5A

纹波:≤10%

板卡尺寸;186mm x  115mm。

七、参考机箱

为了方便用户使用,为客户定制了机箱,如下图,还有一个比这个小点的,同样可以满足,板卡设计的时候,就与厂家沟通,板卡的尺寸就是按照机箱尺寸设计的。并可以根据用户的要求,随意开孔和安装散热风扇和鳍片。

八、FMC连接器相关原理图

2025-12-02

Read more

OpenClaw 接入飞书机器人保姆级教程

OpenClaw 接入飞书机器人保姆级教程

如果你的 OpenClaw 已完成初始部署、WebUI 可正常收发回复,现在想接入飞书机器人,这篇教程会带你从创建机器人到配置完成,一步到位。 相信你在部署 OpenClaw 时已经踩过不少坑,这篇文章会帮你尽量避开飞书对接中的常见问题,少走弯路。废话不多说,教程正式开始!原文地址 内置飞书插件 如果您使用的是最新版本的 OpenClaw那么已经内置了 Feishu 插件,通常不需要让我们单独进行安装。 如果您使用的是之前比较旧的版本,或者是没有内置的 Feishu 的插件,可以手动进行安装,执行下方命令: 创建飞书机器人 我们先来创建飞书的应用,我们可以复制下方地址进行一键直达 创建企业自建应用 打开后,我们点击【创建企业自建应用】,如果您还没有飞书账号的话,请先注册飞书的账号后再进行创建应用 我们创建企业自建应用然后输入应用名称和应用描述,还有应用图标,我们都可以自定义进行上传,或者选择其他照片当作应用图标。输入完之后我们点击创建 获取 AppID 和 AppSecret 我们点击凭证与基础信息一栏查看我们的App ID 和 App

浅露一手!原创改进的薛定谔优化算法!CEC2017+CEC2022效果好到爆炸!附赠无人机三维路径规划应用!

浅露一手!原创改进的薛定谔优化算法!CEC2017+CEC2022效果好到爆炸!附赠无人机三维路径规划应用!

目录 算法介绍 对比算法 为什么说效果好到爆炸 统计检验 无人机三维路径规划应用 完整代码获取方式 今天给大家带来一起原创改进的薛定谔优化算法,三个改进点,在两套测试函数CEC2017+CEC2022上测试,效果均直接起飞,并且附赠了一个无人机三维路径规划的工程应用,属于是测试函数+实际应用双管齐下,非常适合需要SCI或者用于硕士论文的小伙伴。 算法介绍 首先给大家介绍一下这个算法,这个算法是2025年刚刚推出,发表在SCI一区Top期刊《Knowledge-Based Systems》上的最新算法。与以往的动物园算法都不同,它是基于物理方程启发的,从数学原理角度更能受到审稿人的青睐。 最关键的是,这个算法太新了,知网和WOS上几乎还没有人对它进行改进。 什么叫抢占先机? 这就是。如果你现在改进发出去,后面所有用这个算法的人,都绕不开引用你的工作,审稿人也会对你的工作非常感兴趣,增加Accept的概率。 之前也出过这个算法的详细推文,想了解原理的同学可以回顾: 2025年SCI一区新算法-薛定谔优化算法(SRA)-公式原理详解与性能测评 Matla

【verilog语法详解:从入门到精通】

【verilog语法详解:从入门到精通】

verilog语法详解:从入门到精通 * 一、Verilog 核心定位与语法框架 * 二、基础语法:模块与端口 * 三、核心数据类型 * 四、逻辑描述:组合逻辑与时序逻辑 * 五、常用运算符 * 六、控制流语句 * 七、进阶特性:任务与函数、生成块 * 八、语法规范与常见错误 * 九、总结 一、Verilog 核心定位与语法框架 1. 核心特点 并行性:模块内的所有语句(如 assign、always 块)同时执行(对应硬件的并行工作),而非按代码顺序执行。 硬件映射:每段语法都对应明确的硬件(如 reg 对应寄存器,wire 对应导线,and 对应与门)。 层次化:通过

安路Anlogic FPGA下载器的驱动安装与测试教程

安路Anlogic FPGA下载器的驱动安装与测试教程

参考链接:安路下载器JTAG驱动安装 - 米联客(milianke) - 博客园 安路支持几款下载器: AL-LINK在线下载器是基于上海安路信息科技股份科技有限公司全系列 CPLD/FPGA 器件,结合公司自研的 TD 软件,可实现在线 JTAG 程序下载、ChipWatcher 在线调试、FLASH 读写、Device Chain 模式烧录。下载器配合 USB-B 数据线、2.54mm 间距 10 针扁平线使用,实物如图所示 1.下载并安装软件 工具与资料下载-国产FPGA创新者 - 安路科技 (需要注册登录) 2.安装驱动 当完成TD软件安装后,可以在安装路径下找到对应驱动。 2.1 右击anlocyusb.inf选择安装: 2.2