欧姆龙Sysmac Studio编程基础技巧及方法

欧姆龙Sysmac Studio编程基础技巧及方法

1.常用菜单选项:

视图》监视窗口

控制器》通信设置

控制器》变更设备

控制器》在线

控制器》MC试运行

模拟》运行

工具》导出全局变量

工具》EtherNet/IP连接设置》内置EtherNet/IP端口设置(标签通讯)

2.梯形图快捷键

C:插入常开触点

/:插入常闭触点

/:选中常开或常闭触点时可切换触点常开闭状态

O:插入线圈

R:向下插入一行

shift+R:向上插入一行

I:插入功能

F:插入功能块

S:插入ST代码段

W:向下并联一个常开触点

shift+W:向上并联一个常开触点

Q:插入NOT输出

选中线圈右键选择“设置指令”变为“置位线圈”,选择“重置指令”变为“复位线圈”,取消勾选变为“普通线圈”

选中触点,右键选择“上微分”该触点附加“上升沿属性”选择“下微分”则附加“下降沿属性”

需要使用能流功能只需要使用功能并输入Up或Down即可

若想要多一个输出的线圈或者分支,只需要在线上按住拖动拉出即可

选中变量右键选择“跳转到变量表”可以追溯变量的定义位置,选择“固定目标交叉引用”可以查看变量的引用调用情况

3.结构体

多个实体,具备多种相同属性的情况下需要使用结构体【自定义数据类型】来减少重复代码

4.联合体【一般用于通讯】

通讯一般读取完后为字,需要进行拆分使用

5.枚举

在Sysmac Studio中,做状态的区分,但需要进行格式转换,枚举(Enum)主要用于提高程序可读性和维护性,常用于定义固定状态的变量(如设备运行模式、错误代码等)。使用场景包括:为PLC程序中的多状态变量命名替代数字代码,或在HMI中显示可读文本而非数值。注意事项包括:避免在枚举中定义过多选项导致混乱;确保枚举值在全局范围内唯一性;枚举修改后需同步更新关联的PLC和HMI程序;枚举不支持运行时动态修改,需在编译前确定。合理使用枚举能减少硬编码,但需注意跨工程移植时的兼容性问题。

6.功能(函数)【没有背景数据块】与功能块【含背景数据块】

功能自带一个不可删除修改的输入引脚,而功能块什么都没有

可以看到在功能中复用出现的问题,触发电机2的启动却导致电机三也启动了【变量只存在该周期中若在该周期未被重新赋值的话,将会导致结果受到影响】【不能监控】

可以从下图中得知功能块与功能的本质上的区别,因为他有属于自己的背景数据块,所以在复用时能够不受到干扰,各背景数据块之间没有直接的连接【可以监控(双击功能块即可监控)】

当然上述都是在起保停电路中的效果,也就是“非持续赋值”的情况,但若使用持续赋值的功能的话则不会受到太大的影响,因此功能更适用于数值计算、方法调用这一类的,需要时给其赋值或者不需要赋值的情况

7.CPU扩展机架

注意设置“故障弱化操作”,防止CUP出现“微弱故障”的情况下也会变为STOP状态

右上侧工具箱可选择需要添加的设备大类,右下选择细分设备,双击或者拖拽即可添加【若想要添加第三方的设备则需要安装其对应的描述性文件】

双击模块可对模块进行基本的配置

8.控制器设置

控制器设置可以对PLC的基本参数进行设置,主要可以设置IP地址、网关这些常规参数【修改完需要下载才有效】

若需要使用映射地址,则要在内存设置中点选“启用”才可使用

9.IO映射

在欧姆龙的NJ和NX系列的PLC都需要IO地址的映射【软件的内部变量和CPU的物理IO口之间的对应关系】,未映射就不能使用

方式1:

可以在全局变量中设置好变量后,再到“I/O映射”中选择绑定该变量

若绑定成功则在“分配到”列,会显示具体分配的物理IO口

方式2(快捷):

右键“I/O映射”中的“内置I/O设置”选择“创建新设备变量”,若自动创建了全局变量就代表成功了

接着只需要回到“全局变量”窗口,将其变量名一一对应设置好即可【若仅仅是编号不同还可以复制全选粘贴即可自动编号】

10.EtherCAT

若实体设备已经连接好了,可以直接右键“主设备”选择“与物理网络配置比较和合并”,即可自动上传显示

右上可以选择设备大类,右下选择具体设备可点选拖动添加

可以修改设备的名称和站号,需要注意的是站号在后期调试中必须与设备的排列一一对应否则就无法连通,此处还可以编辑PDO映射设置,其内置了很多功能【比如:Control word(控制字)】具体功能需要查阅其设备的手册

若PDO映射中不含需要用到的功能,则可在此处对其进行添加

若需要添加第三方的设备,则需要右键“主设备”选择“显示ESI库”,并从对应的官网下载相应的描述性文件【XML文件】,安装到该编程软件中

安装完成后软件会更新其设备库,等待更新完后可以查看是否有对应的设备,若有新增设备则代表安装成功【若已经安装则会报错】,其添加方式与自家设备无异

若想要添加第三方的IO设备则需要配置其输入输出的对应关系自行添加【每个厂家的IO模块各有不同】,再做分配映射【I/O映射】

11.运动控制(MC)设置

此处添加需要进行运动控制的轴,将轴绑定后,需要进行详细设置的配置【第三方厂家的设备需要手动设置,欧姆龙自己家的设备就已经配置好了,不用额外设置】

根据其含义和需要用到的功能设置即可,若其中没有则需要返回上一步【EtherCAT下的PDO的配置】进行添加

电机转一圈的指令脉冲数为发送一圈脉冲后编码器所反馈的脉冲数【可以理解为2^编码器位数】,电机转一周的工作行程即为“导程”表示电机转一圈负载走的距离

若使用变速箱就根据实际的齿轮比直接设置即可

最大速度 = 电机最大转速【秒】× 工作行程【导程】

警告值代表达到速度的百分之几就发出警告,若为0则默认屏蔽

启动速度设置代表电机会使用最大速度快速加速到设定的启动速度再使用设定加速度继续运行到设定速度并保持

若加减速度为零则默认为最大加减速度

原点返回方法:(零位预设)以当前位置为原点、(仅限位输入)没有原点直接把负限位一端当做原点

原点输入信号:(外部原点输入信号)外部的原点信号输入、(Z相输入)编码器内置的电子Z相

原点返回开始方向:回原触发后先往哪个方向走

原点输入检测方向:(正)检测到原点信号的右侧的时候就以当前位置为原点,(负)检测到原点信号的左侧的时候就以当前位置为原点

原点返回速度:触发回原指令的速度

原点返回接近速度【爬行速度】:碰到原点后调整位置的速度

线性模式往返运行等同于线段从0点到线段的长度后不能往下走只能返回

循环模式(模数)循环运行等同于圆从0°到360°再往下就是0°

编码器类型根据实际的类型去设置即可,绝对型编码器断电后可记住自己的位置,增量型编码器断电后记不住自己的位置【需要先回原后使用】

当轴配置好后会自动的生成一个背景数据【全局变量中】,后续的调用都调用此处的背景数据即可

12.任务设置(若未配置程序分配,就无法执行程序)

可以设置多个任务,不同的优先级运行顺序不一样,通常权值越小优先级越大

此处必须将需要运行的程序给添加上去否则将不会被执行

其他:

全局变量设置中的“分配到”实际上是做映射

局部变量字体颜色为黑色全局变量为红色

Read more

luminar-layui-form-designer:企业级可视化表单设计解决方案

luminar-layui-form-designer:企业级可视化表单设计解决方案 【免费下载链接】luminar-layui-form-designer基于layui的表单设计器,表单组件齐全,组件自定义交互完善,表单设计器已经基本实现了拖动布局,父子布局,项目实现了大部分基于Layui的Form表单组件,集成了layui优秀的扩展组件 项目地址: https://gitcode.com/motion-code/luminar-layui-form-designer 在当前数字化转型浪潮中,表单作为企业与用户交互的重要载体,其开发效率直接影响业务响应速度。luminar-layui-form-designer作为基于Layui框架的现代化表单设计工具,通过可视化拖拽和配置化开发模式,彻底改变了传统表单开发流程。 表单设计器的核心价值与市场定位 传统表单开发模式面临着开发周期长、维护成本高、交互体验不一致等痛点。luminar-layui-form-designer通过组件化设计和可视化布局,将表单开发时间从数小时缩短至几分钟,同时保证了代码质量和用户体验的统一性。

By Ne0inhk
宜搭-低代码开发师(高级)认证实操题1-待办列表

宜搭-低代码开发师(高级)认证实操题1-待办列表

终于通过了认证!!!耗时整理了一份自己实操的实现步骤,主要是复习使用自定义页面表格实现数据管理页功能✌✌✌希望大家都能顺利通过!!! 1. 考前须知 如下图:需要扫描二维码加入组织,我当时扫描失效,以下是另一种加入组织的方法 步骤1:打开手机钉钉右下角点击我的找到【客服与帮助】 步骤2:在【客服与帮助】页面下滑找到【快捷工具】选择【加入团队】即可根据名称搜索加入组织   2. 项目实操 2.1新增普通表单 2.1.1进行中待办 (1) 创建如下字段: * 待办事项:单行文本组件,必填 * 分类:单选组件,必填,按照个人、工作、其他分类 * 重要度:评分组件,默认值为1,必填 * 设置提醒日期:日期组件,格式为年月日 * 待办详情:多行文本组件 (2)设置重要度的默认值为1

By Ne0inhk

Verilog 零基础入门:语法、仿真与 FPGA 实战

一、入门前提 Verilog 是 FPGA 开发的核心硬件描述语言,学习需具备两大基础:一是数字电子技术常识(理解逻辑门、时序 / 组合逻辑等概念),二是 C 语言基础(有助于快速适应语法结构)。学习核心是掌握 “代码→硬件” 的映射逻辑,而非单纯记忆语法。 二、仿真环境选择 根据开发场景选择适配环境,需重点注意路径约束: * FPGA 开发环境:Xilinx Vivado(主流推荐)、Xilinx ISE(已停更)、Intel Quartus II * ASIC 开发环境:Synopsys VCS * 关键约束:电脑用户名、软件安装路径、工程路径必须全英文(无中文 / 特殊符号),否则会导致软件启动失败、编译报错或仿真异常。 三、Verilog 设计流程

By Ne0inhk
Trae x Vizro:低代码构建专业数据可视化仪表板的高效方案

Trae x Vizro:低代码构建专业数据可视化仪表板的高效方案

声明:文章为本人真实测评博客,非广告,并没有推广该平台 ,为用户体验文章 目录 * 前言 * 一.核心工具与优势解析 * 低代码高效开发 * 专业视觉设计 * 高度灵活可定制 * AI赋能创新 * 二.操作步骤:从安装到生成效果 * 第一步. 获取MCP配置代码 * 第二步:下载 * 第三步:在 Trae 中导入 MCP 配置并建立连接 * 三. 实战:用Vizro MCP快速构建仪表板 * 1. 提出需求 * 2.智能体生成代码 * 3.查看运行结果 * 4.优化与部署 * 四.Vizro MCP核心功能解析 * get_vizro_chart_or_dashboard_plan * get_model_json_

By Ne0inhk