PCB 6层板绘制— 立创·逻辑派FPGA开发板

优质文章学习记录

08 Apr 2026 — 30 min read

注释：快捷键改b站

一、原理图分析

二、画前设置

1、板框导入

如上图导入DXF文件（结构文件）--DXF文件包含：板子外形、定位孔、器件位置

等。

这里我们导入文档层

正反两个面

2、快捷键导入

点这里导入快捷键（JSON文件不仅仅是快捷键）

3、模块抓去

为不影响视野关闭飞线以及元件属性

全部选择Shift+X交叉选择--元件高亮

这里我们做了一个框选分类

上述同样的方法对其他模块分类

4、接口器件布局

选中X左右镜像，Y上下镜像

如上图设置

选中按快捷键4

同样的方法将其他模块放入

三、预布局

先大后小

四、布局布线

重点使用：Shift+X--交叉传递

自定义：Shift+Q-捉取（元件区域分布）

1、HDMI模块

1、MCU模块

小技巧：优先保证较短处布线通顺

离管脚远放底层

测式点放在输入的电源后面，放电源模块的时候放

2、DDR布局

将滤波电容捉取，放一旁，先不管，

电阻做阻抗匹配，画PCB的是

3、DCDC电源

两个电感相连时，要垂直放置

为什么？心原因是为了最大限度地减少它们之间的“互感”和“磁场的相互干扰”。

电源放入后放测试点，放在输出口，一个测试点一个地

滤波电容扇孔的时候摆放

4、PCB 的层数分析以及叠设计

名词解释板级工作层：

板级的工作频率指的是在印刷电路板上，各个芯片之间通过PCB走线进行通信时，所使用的同步时钟信号的频率。

简单来说：

芯片内部频率：是CPU、GPU等芯片自己内部核心的工作频率，可以非常高（现在可达几个GHz）。
板级工作频率：是芯片A和芯片B在电路板上“对话”时共同遵循的节奏。这个频率通常远低于芯片内部的工作频率。

从信号密度上看，显然2层4层板都不足以支撑我们布线

如果有BGA封装我们可以，像如下，两个分为一层，有三个主线层，所以本项目我们选择6层及以上

比较经典，用的多，两个地层，吸收杂质干扰较好。

消费类板子较多，由于3，4两个信号层存在相互干扰，选用这个方案，现需要将3，4两层之间的介子扩厚，本项目预选这个（顶层器件较多布线空间有限）

5、阻抗匹配

阻抗设计

6、网络添加

差分对添加，知道正负网络，正常添加，不知道随便，系统自行分配

7、扇孔

扇孔时将短线连接

****注释：1、模块化扇孔

2、对于任一器件扇孔是，过孔与过孔之间，应对齐，为布线做准备，方便后续布线

扇出布线后摆放滤波电容，目的是为了更好的摆放电容，节约时间

同样的方法处理DDR

这里电流较大，为使电路稳定，增加散热，对这块区域填充处理，

这样处理节省空间

这里可能做一个绕行

下载口电源，对其做填充处理

电源模块布线

2的两个电容为什么不横着放，因为存在上拉电阻1，如果2的两个电容横着放，对上拉电阻不易放置。

上拉电阻

上拉电阻是一个连接在电路信号线和电源正极之间的电阻。它的主要作用是在信号线没有其他设备驱动时，将其电位“拉”到一个已知的高电平（比如5V或3.3V），防止其处于不确定的悬浮状态。

为什么需要上拉电阻？核心原因：防止不确定状态

在数字电路（比如单片机、Arduino）中，我们通常只识别两种状态：高电平（1）和低电平（0）。

很多数字输入引脚内部结构是高阻抗的，可以理解为它对电平状态是“盲人”。如果这个引脚什么都不接（比如连接一个未按下的按钮），它既不是接到电源，也不是接到地，那么它的电平就是悬浮的。这个悬浮的电压值是不确定的，很容易受到周围环境的静电、电磁噪声影响，导致单片机随机读到0或1，造成系统工作混乱。

上拉电阻就是为了解决这个“悬浮”问题而生的。

最常见的应用场景：按钮/开关电路

让我们看一个最经典的例子：微控制器读取按钮状态。

1. 没有上拉电阻的情况（错误接法）：

(这是一个错误的接法，仅用于演示问题)

当按钮按下时，引脚通过按钮直接连接到GND（地），电压为0V，单片机读到 0。
当按钮松开时，引脚什么都没接，处于悬浮状态。电压不确定，单片机可能读到0，也可能读到1，行为不可预测。

2. 有上拉电阻的情况（正确接法）：

(这是正确的接法)

当按钮松开时：电流会通过上拉电阻流向引脚，但由于输入引脚阻抗极高，电流极小（根据欧姆定律 I = V/R），在电阻上的压降几乎为0。因此，引脚处的电压非常接近VCC（5V），单片机稳定地读到 1。
当按钮按下时：引脚通过按钮直接连接到GND（0V）。此时，电流会有一条轻松的路径从VCC通过上拉电阻直接流向GND。上拉电阻在这里起到了限流的作用，防止了VCC到GND的直接短路（否则会烧毁电路！）。此时引脚电压为0V，单片机稳定地读到 0。

总结这个电路的工作过程：

松开按钮 -> 引脚被电阻“拉”高 -> 读到1
按下按钮 -> 引脚被“拉”低到地 -> 读到0

上拉电阻的另一个重要应用：开漏输出

像I²C这样的通信总线，多个设备需要共享同一条数据线。它们使用的就是“开漏输出”。

开漏输出只能将信号线主动拉低到0，而无法主动驱动到高电平。
当所有设备都不拉低线路时，线路就靠一个公共的上拉电阻将电平恢复到高电平状态。
这样，任何一个设备都可以通过拉低线路来发送“0”，而不会发生多个设备同时输出高电平时产生的冲突。

如何选择上拉电阻的阻值？

阻值的选择是一个平衡艺术：

不能太小（例如100Ω）：当需要将信号拉低时（如按下按钮），会形成VCC -> 小电阻 -> GND的路径，根据欧姆定律（I=V/R），会产生很大的电流，导致功耗激增，甚至烧毁元件。
不能太大（例如10MΩ）：当需要给引脚提供高电平时，由于电阻太大，流过电阻的电流太微弱。如果信号线有电容（导线本身就有），充电速度会很慢，导致电压上升太慢，可能无法在要求的时间内达到高电平阈值，影响电路的速度（如I²C通信就无法高速运行）。

常见范围：通常在 1kΩ 到 100kΩ 之间。

对于一般的按钮、开关电路，10kΩ是一个非常常用和保险的值。
对于I²C总线，常用4.7kΩ或10kΩ，具体要看总线电容和通信速度。

总结

特性	描述
作用	将不确定的、悬浮的信号线稳定在一个已知的高电平。
防止问题	防止因引脚悬浮导致的随机误触发和噪声干扰。
典型应用	按钮/开关输入电路、开集电极/开漏输出电路（如I²C总线）。
阻值选择	平衡功耗与速度，常用值在1kΩ - 100kΩ，10kΩ最为通用。

回流地过孔要短

8、布线

注释：DDR与BGA布线需要不断的调孔

DDR3布线

地址线例如DDR3_A×

控制线例如DDR3_B×

数据线要求同组同层布线，地址线无此要求，所以我们优先布数据线

在选择参考平面是，参考地层比参考电源层好一点所以我们选择优先选择第三层作为信号线布线层

且先走差分线

低八位数据线

可以先忽略错误，后面修改

高八位走线

如上图，由于第三层信号层已经布了D0_7网络，我们看第四层可以不可以布线，但是由于ADDR线多底层和其他层都不好处理，所以我们现在考虑将，D8_15网络布在底层，而ADDR网络布在第四层信号层，

走不出去，挪孔

地址线布线

优先在第四层处理差分信号。

在第三层处理上面的信号

线太长修线

HDMI布线

线交叉较多，考虑对方框区域进行调整挪孔

思路：将过孔向左移动，信号线从右边上，底层电容移到电源

先忽略错误，方框处的HDMI线有交叉，所以我们再对进行绕线或者挪孔操作

这里我们考虑将左边两条线绕行到过孔左边相连，而右边两条线将下边的过孔往上移，上边过孔下移

这样看起来有些不太顺，我们在对其进行微调

对于所有过孔都需要保持在一条线上

方框区域太窄，有报错我们考虑，将方框区域下方的过孔整往下移一个过孔

开始修线

HDMI的两队差分线之间最好保持在15mil及以上，最小3W间距

在连接HDMI过程中我们，把USB的差分线做了连接，将方框区域的过孔向右移动，最好是一个单位过孔，方便USB差分线连接

FPGA.Bank0信号线的连接

添加BANK0网络类

这样看左右两边的线都不好连，左边的更顺一些，因此我们先将左边的线拉出啦

这边四根线我们将他布到底层去

这块有过孔，将这两个电容移开，我们考虑将他移到下面这个区域来

这块不好连接，我们可以考虑将方框区域两个过孔与焊盘水平靠近

这两组线我们先在顶层从下方拉出然后打孔

线宽线距不对等在BGA区域控不了阻抗

当然我们也可以直接连接，那也可以在这个区域添加约束区域，会有报错因此我们需要更改以下规则，添加约束区域

先建立一组100OHM差分对，将规则按上图修改

对于下方两条差分线，将这块区域的过孔移开我们就可以不需要，约束区域了

对其做修线处理

方框区域间距太小，所以我们对上面两个电容交换位置

BANK7布线

我们大概如上面箭头方向所指布的线，因此需要将上面HDMI的线往上移动

晶振地下最好不要线穿过

剩下两组我们走第4层

我们对有过孔和导线如上图移动

BANK1布线

与上述BANK0添加网络类的方法一样添加网络类

我们先在第四层走线

我们先试试如图所示走线

BANK2

在第三层布线·单端信号无需差分布线,，在FPGA中可以同时走两条

我们可以参照上图所示，对过孔及飞线做处理

晶振和电感下面不要有线经过

BANK3

先把约束区域屏蔽掉

对部分BANK3线在顶层处理

先将线拉出来

我们将这块的四个过孔上下移这样有又可以拉出两条线

将这两根线互换位置，先将线的属性取消就可以避免重新拉线，其他交叉的线也可以用相同方法交换

FPGA以及MCU杂线的处理

第四层较多空闲，在第四层处理，从FPGA往外接线

将所有的线先连出来

这里我们发现这三根线被挡住了所以考虑将将侧的线往右移动

我们看这块空间能所以将线往左移

我们发现这条线在第四层中间隔着许多线所以我们考虑去顶层挪孔

发现有交叉我们按如图所示挪孔

电源连通处理

补充：

电源分割保证电源是一个完整地平面

一、核心定义：什么是PCB电源参考？

简单来说，PCB电源参考是指在设计PCB时，为电源分配和信号回路提供一个稳定、低噪声的电压基准平面。

这个“基准平面”通常是PCB内部的一个完整铜层（或部分铜层），我们称之为电源平面 或 地平面。

为了更好地理解，我们通常将“电源参考”分为两种主要类型：

地参考：以GND（地平面） 作为最主要的电压参考基准。这是最常见、最关键的参考。
电源参考：以某个电源平面（如+3.3V、+5V、+1.0V等） 作为电压参考基准。

一个核心要点： 任何电压都是相对的。当我们说一个芯片引脚输出是3.3V时，实际意思是这个引脚相对于GND（0V）的电压是3.3V。因此，地平面是所有电源的最终参考点。

二、为什么电源参考如此重要？（它的作用）

电源参考平面绝不仅仅是连通电流，它在高速/高频电路设计中扮演着以下几个至关重要的角色：

提供低阻抗的电流返回路径
- 电流永远是一个闭环。信号从驱动器发出，经过信号线到达接收器，然后必须通过一个返回路径流回源头。
- 一个完整的地平面或电源平面为这个返回电流提供了最小阻抗和最小环路面积的路径。这符合电流的“惰性”，它总是选择最容易（阻抗最低）的路径回家。
控制信号完整性
- 稳定的阻抗： 高速信号线（如USB、HDMI、DDR内存线）需要保持一个恒定的特性阻抗（如50欧姆）。这个阻抗值很大程度上取决于信号线与其下方参考平面的距离、介质厚度和宽度。没有一个完整的参考平面，阻抗将无法控制，导致信号反射和失真。
- 减少串扰： 参考平面像一个“电磁屏蔽”，可以隔离相邻信号线之间的电磁干扰。
保证电源完整性
- 为芯片提供稳定、干净的电源。电源平面本身可以看作一个巨大的“电容”，能够快速响应芯片瞬间变化的电流需求（称为ΔI噪声或同步开关噪声）。
- 通过与相邻平面形成的天然平板电容，为高频噪声提供去耦。
抑制电磁干扰
- 电流返回路径的环路面积越小，向外辐射的电磁波就越弱，电路的EMI/EMC性能就越好。一个不完整的参考平面会导致返回电流绕远路，形成一个大环路天线，辐射大量噪声。

三、关键概念：返回路径与镜像平面

这是理解电源参考精髓的关键。

想象一个场景： 一条微带线在TOP层，其正下方是GND平面。

信号路径： 高频电流从驱动端流向接收端，在信号线中传播。
返回路径： 返回电流并不会在GND平面中随意扩散。它会紧密地“镜像”着信号线的路径，在GND平面中流回源头。

为什么会这样？ 因为返回电流会选择电感最小的路径，而紧贴信号线下方的路径，其环路面积最小，因此电感也最小。

重要推论：

对于参考GND的信号，其返回路径在GND平面。
对于参考某个电源（如+3.3V）的信号，其返回路径就在这个+3.3V电源平面。
如果信号在换层时，其下方的参考平面从GND变成了+3.3V，那么返回电流将无法直接通过，它必须借助去耦电容在GND和+3.3V平面之间“跳跃”，从而形成一个大的环路，这是非常不利的。因此，在高速PCB设计中，要尽量避免信号换层时改变参考平面，或者在改变的地方放置高速去耦电容。

四、如何在PCB设计中处理好电源参考？

使用多层板： 对于任何稍复杂的电路，尤其是高速电路，必须使用至少4层板，为地和电源提供完整的平面。
优先保证地平面的完整性： 地平面是最重要的参考。不要在地平面上随意切割、走长线，尽量保持其完整。
为关键信号指定参考平面： 在布线时，通过设计规则，确保关键信号线（如时钟、差分对）下方始终有一个完整、连续的参考平面。
正确处理信号换层： 如前所述，尽量避免参考平面改变。如果无法避免，在过孔附近为返回电流提供通路（如地过孔或去耦电容）。
充分的去耦电容设计： 在芯片的每个电源引脚附近放置合适容值、小封装的去耦电容（如100nF, 10nF），为高频噪声提供到地的低阻抗路径，确保电源平面的局部参考稳定。

总结

PCB电源参考不是一个具体的元件，而是一个设计理念和物理结构。它指的是利用PCB内部的电源和地平面，为信号和电源本身提供一个稳定、可靠、低噪声的电压基准和电流返回路径。正确处理电源参考是保障现代电子设备信号完整性、电源完整性和电磁兼容性的基石，是区分普通PCB设计和优秀PCB设计的关键所在。