RISC-V处理器设计笔记：Verilog RTL与FPGA原型验证

几个核心模块的 RTL 实现

寄存器堆采用同步写、异步读，双端口同时读，x0 恒为 0：

module reg_file ( input clk, // 时钟信号 input rst_n, // 异步复位（低有效） input [4:0] rs1_addr, // 读寄存器 1 地址 input [4:0] rs2_addr, // 读寄存器 2 地址 input [4:0] rd_addr, // 写寄存器地址 input [31:0] rd_data, // 写数据 input reg_write, // 写使能信号 output [31:0] rs1_data, // 读数据 1 output [31:0] rs2_data // 读数据 2 ); reg [31:0] regs [31:0]; // 32 个 32 位寄存器 // 异步读操作（组合逻辑） assign rs1_data = (rs1_addr == 5'b0) ? 32'b0 : regs[rs1_addr]; assign rs2_data = (rs2_addr == 5'b0) ? 32'b0 : regs[rs2_addr]; // 同步写操作（时序逻辑） always @(posedge clk or negedge rst_n) begin if (!rst_n) begin for (int i = 1; i < 32; i++) regs[i] <= 32'b0; // x0 恒为 0，不初始化 end else if (reg_write && rd_addr != 5'b0) begin // 写使能且目标非 x0 regs[rd_addr] <= rd_data; end end endmodule

ALU 模块通过 4 位控制码支持 11 种运算，零标志用于分支判断：

module alu ( input [31:0] a, // 操作数 A input [31:0] b, // 操作数 B input [3:0] alu_op, // ALU 控制码（4 位） output reg [31:0] result, // 运算结果 output zero_flag // 零标志（结果为 0 时置 1） ); // ALU 控制码定义（与 RV32I 指令对应） localparam ADD = 4'b0000; // 加法 localparam SUB = 4'b0001; // 减法 localparam AND = 4'b0100; // 与运算 localparam OR = 4'b0101; // 或运算 localparam XOR = 4'b0110; // 异或运算 localparam SLL = 4'b1000; // 逻辑左移 localparam SRL = 4'b1001; // 逻辑右移 localparam SLT = 4'b1100; // 小于则置 1（有符号比较） always @(*) begin case (alu_op) ADD: result = a + b; SUB: result = a - b; AND: result = a & b; OR: result = a | b; XOR: result = a ^ b; SLL: result = a << b[4:0]; // 移位量取低 5 位 SRL: result = a >> b[4:0]; SLT: result = ($signed(a) < $signed(b)) ? 32'b1 : 32'b0; default: result = 32'b0; endcase end assign zero_flag = (result == 32'b0) ? 1'b1 : 1'b0; // 零标志输出 endmodule

控制单元根据 opcode 生成写使能、ALU 源选择等信号，这里只给出了基础指令的解码，后续可以按需扩展：

module control_unit ( input [6:0] opcode, // 指令 opcode（31:25 位） output reg reg_write, // 寄存器写使能 output reg mem_write, // 存储器写使能 output reg alu_src, // ALU 源选择（0:寄存器 B，1:立即数） output reg [3:0] alu_op, // ALU 控制码 output reg branch // 分支指令标志 ); // RV32I 基础指令 opcode 定义 localparam R_TYPE = 7'b0110011; // R 型指令（如 add、and） localparam I_TYPE_ALU = 7'b0010011; // I 型算术指令（如 addi） localparam I_TYPE_LOAD = 7'b0000011; // I 型加载指令（如 lw） localparam S_TYPE = 7'b0100011; // S 型存储指令（如 sw） localparam B_TYPE = 7'b1100011; // B 型分支指令（如 beq） always @(*) begin // 默认控制信号 reg_write = 1'b0; mem_write = 1'b0; alu_src = 1'b0; alu_op = 4'b0000; branch = 1'b0; case (opcode) R_TYPE: begin // R 型指令（如 add、sub） reg_write = 1'b1; // 写寄存器 alu_src = 1'b0; // ALU 源为寄存器 B alu_op = 4'b0000; // 具体操作由 funct3/funct7 决定（后续扩展） end I_TYPE_ALU: begin // I 型算术指令（如 addi） reg_write = 1'b1; alu_src = 1'b1; // ALU 源为立即数 alu_op = 4'b0000; // addi 对应 ALU 加法操作 end I_TYPE_LOAD: begin // 加载指令（lw） reg_write = 1'b1; alu_src = 1'b1; // ALU 源为立即数（地址偏移量） alu_op = 4'b0000; // 地址计算（基地址 + 立即数） end S_TYPE: begin // 存储指令（sw） mem_write = 1'b1; // 写存储器 alu_src = 1'b1; // ALU 源为立即数（地址偏移量） alu_op = 4'b0000; // 地址计算 end B_TYPE: begin // 分支指令（beq） branch = 1'b1; // 分支标志置 1 alu_src = 1'b0; // ALU 源为寄存器 B（比较两个寄存器） alu_op = 4'b0001; // ALU 减法操作（结果为 0 则分支） end endcase end endmodule

在 Vivado 2025 里完成验证

工具链就直接用 Vivado 2025.1，目标器件 xc7a35tcsg324-1L。工程创建、添加 RTL 文件这些常规操作不赘述，重点说说约束和调试。

约束文件里定义 50MHz 时钟、复位引脚绑定，以及把 x2 寄存器低 4 位输出到 LED 以便观察：

# 时钟约束（50MHz） create_clock -name clk -period 20 [get_ports clk] # 复位信号约束（低电平有效） set_property IOSTANDARD LVCMOS33 [get_ports rst_n] set_property PACKAGE_PIN R1 [get_ports rst_n] # 绑定开发板复位按键 # LED 输出约束（显示 x2 寄存器最低 4 位） set_property IOSTANDARD LVCMOS33 [get_ports {led[3:0]}] set_property PACKAGE_PIN U16 [get_ports {led[0]}] # LED0 引脚

功能仿真用 Vivado Simulator 跑一下测试激励，比如 addi x1, x0, 5 这条指令，波形上能看到 PC 递增、寄存器 x1 在写回阶段更新为 5，基本功能没问题。综合时选了面积优先策略，报告显示 LUT 用了 28%，触发器 15%，资源还很富余。

时序分析时，关键路径是'reg_file→alu→data_ram'，setup slack 有 1.2ns，hold 0.8ns，完全没有违规。如果遇到时序紧张，可以在长组合逻辑中间插入寄存器，或者用多周期路径约束把非关键路径放宽松。

下载到开发板后，执行 add x2, x1, x1，结果应该是 10（二进制 1010），板上的 LED0 和 LED2 点亮，和预期一致。又用 ILA 抓了内部信号，看流水线各阶段的数据流转，确认没有冒险处理遗漏。最终处理器在 50MHz 下稳定运行，五级流水线满负荷时基本做到一个周期一条指令，吞吐量大约 50MIPS。

小结

从头捋一遍，最核心的产出就是那 8 个 Verilog 模块，搭出了一个支持 RV32I 基础指令集的处理器核，在 Artix-7 上跑起来了。整个过程并不复杂，但对理解流水线冒险、时序收敛这些概念很有帮助。如果还想继续玩，可以试着添上乘法指令，或者用时钟门控降降功耗，再或者挂上 UART、SPI 外设弄个简单的 SoC。这些就是后话了。