Vivado 连接 JTAG 进行 FPGA 烧录实战指南

📌 关键点：

• Pin 1 通常标有圆点或三角标记，务必对齐！
• VREF 必须接到目标板的供电网络（通常是 3.3V 或 2.5V），否则下载器无法判断电平标准
• 所有 GND 都要可靠连接，减少噪声干扰

🔧 实战建议：

• 使用带防呆凸起的插头，避免反插
• 若自行飞线，请焊接牢固并用万用表通断测试
• 长距离传输建议使用屏蔽线缆，防止高频干扰

第三步：Vivado 中正确打开 Hardware Manager

方法一：GUI 操作（适合新手）

1. 启动 Vivado，打开已完成实现的工程
2. 菜单栏选择：Flow → Open Hardware Manager
3. 在弹出窗口点击：Open Target → Auto Connect

👉 成功后，Hardware 窗口应显示类似内容：

Hardware: └── localhost:3121 └── hw_target └── xc7a35t_0 (IDCODE = 0x03637093) ├── State: programmed └── Debug Probes: ILA, VIO available 

方法二：Tcl 命令（适合自动化脚本）

# 启动硬件服务器
connect_hw_server
# 扫描并打开目标
open_hw_target
# 获取当前连接的设备
get_hw_devices
# 设置要编程的设备
set device [get_hw_devices xc7a35t_0]
# 指定比特流文件路径
set_property PROGRAM.FILE {./output/image_capture.bit} $device
# 开始烧录（含校验）
program_hw_devices $device
# 刷新状态确认完成
refresh_hw_device $device

💡 提示：你可以把这些命令保存为 .tcl 文件，下次一键执行，特别适合回归测试。

第四步：实战案例——Artix-7 图像采集系统烧录全过程

系统组成

• FPGA 芯片：XC7A35T （Artix-7）
• 外设：OV5640 摄像头模块 + DDR3 缓存 + HDMI 输出
• 下载器：Digilent HS2
• 接口：10-pin JTAG，VREF=3.3V
• 比特流大小：约 4.2MB

操作步骤记录

1. 给开发板单独供电（DC 12V），确认电源灯亮起
2. 连接 HS2 下载器至 PC USB 口，绿灯常亮表示供电正常
3. 使用 10-pin 排线连接 HS2 与开发板 JTAG 座（注意 Pin1 对齐）
4. 打开 Vivado，进入 Hardware Manager
5. 点击 Auto Connect → 成功识别 XC7A35T，IDCODE 匹配
6. 点击 Program Device → 选择 image_capture.bit
7. 勾选 Verify 和 Reset after programming
8. 点击 Program，进度条缓慢推进（约 8 秒完成）
9. 烧录成功后，ILA 自动捕获帧同步信号，HDMI 显示器输出画面

🎯 结果验证：视频流稳定，无撕裂、无丢帧，逻辑功能正常。

常见问题排查清单

特别提醒几个'隐形杀手'：

1. FPGA 配置模式引脚设置错误 比如 M[2:0]=111 是 BPI Flash 启动，此时 JTAG 会被禁用！必须设为 001（JTAG 模式）才能响应调试请求。
2. TMS/TCK 上拉电阻缺失 推荐在 PCB 设计时为 TMS 和 TCK 添加 10kΩ 上拉电阻，保证空闲状态下处于高电平，避免误触发复位。
3. 共地不良导致通信失败 PC 与开发板之间如果没有良好共地，信号回路不通，极易造成 TDO 读取错误。务必确保 GND 连接可靠。
4. 频繁烧写 QSPI Flash 影响寿命 QSPI Flash 擦写次数有限（通常 10 万次）。调试阶段建议始终使用 SRAM 加载（即直接烧 FPGA），定型后再写 Flash。

高阶技巧：提升稳定性与效率

1. 降低 TCK 频率提高兼容性

对于长线缆或抗干扰能力差的环境，可在 Program Settings 中将 Clock Frequency 从默认 30MHz 降至 10MHz 甚至更低：

Hardware Manager → Program Device → Properties → Configuration Clock Frequency: 10 MHz

虽然速度慢了些，但成功率显著提升。

2. 添加调试探针（Debug Core）

在综合阶段启用 'Add debug' 功能，插入 ILA 核，烧录后可实时观测内部信号：

# 示例：绑定 ILA 到某个内部信号
create_debug_core ila_0 ila
set_property PROBE_TYPE DATA_AND_CONTROL [get_debug_cores ila_0]
connect_debug_port ila_0/clk [get_nets sys_clk]
connect_debug_net ila_0/probe0 [get_nets {data_valid}]

烧录后即可在 Vivado 中打开 Logic Analyzer 查看波形。

3. 自动化脚本批量烧录

对于多板测试场景，可用 Tcl 脚本实现无人值守烧录：

foreach board [list "board1.bit" "board2.bit"] {
    set_property PROGRAM.FILE $board $device
    program_hw_devices $device
    puts "Successfully programmed $board"
}

配合批处理文件，极大提升产测效率。