VR多相电源设计实战：架构、选型与Layout要点

工作流程闭环

CPU通过SVID请求一个电压 → 控制器产生交错PWM波 → 功率级开关 → 电感和电容滤波成平滑直流供给CPU → 远端电压采样点（靠近CPU插座）反馈实际电压给控制器 → 控制器比较指令值与反馈值，用内部环路补偿器（比如PID）动态调整PWM脉宽和相位，闭环稳住输出。如果用了SPS，每相电流也会上报，实现更精确的相位平衡。

关键器件选型

控制器

控制器集成了ADC、DAC、环路补偿器、保护电路和通信接口，固件/配置决定整个VRM的行为。选型时脑子里要过这几关：

• 相数：预留余量，设计10相就选支持12相或16相的控制器。
• 接口协议：电压识别必须支持CPU的电源管理协议，比如Intel的SVID，AMD的SVI2/SVI3；系统遥测要不要PMBus/I2C也得想好。
• 控制能力：开关频率范围（更高频率能用更小的电感和电容），是否支持智能特性如AVP、动态切相。
• 反馈与采样：VSEN/IOUT引脚数量和采样架构，确保能实现远端近端采样。

常用通信协议：

• Intel：SVID, VR12, VR13, VR13.HC, VR14
• AMD：SVI2, SVI3
• ASIC/FPGA：AVSBus (PMBus 1.3)

器件选型参考表：

DrMOS

选型重点：

• 电流能力：最大连续电流和峰值电流，每相通常30A~70A，高温下要有足够余量。
• 性能参数：Rds(on)决定导通损耗，越低越好；Qg决定开关损耗，高压侧尤其重要；综合看Rds(on)*Qg的品质因数。
• 热性能：封装热阻RθJA和RθJC，低热阻意味着热量更容易导出，持续输出能力更强。
• 智能特性：要不要SPS的电流上报，做精确的相位平衡和高级控制。

器件选型参考：

一些使用细节：

• 同封装的引脚兼容，但电压型和电流型有别（电压型要VREF、VOS）。
• 电流型DrMOS的稳定性更好，负载响应更快。
• Infineon、Renesas的VCC+VDRV是5V，设计电流60mA/相；MPS的主要是3.3V，个别型号5V，也是60mA/相。

VR电感

选型权衡：

• 电感值：通常在0.2~0.5µH。大电感纹波小，但瞬态响应会慢，需要在纹波和响应速度之间找平衡。
• 饱和电流Isat：必须大于该相峰值电流（包括瞬态），一饱和电感值就掉，纹波飙升，环路不稳。
• 温升电流Irms：看连续电流下电感温升，由DCR决定，Irms要大于每相平均电流。
• DCR：越低效率越高。
• 磁芯材料：铁氧体磁芯损耗低但饱和电流也低；合金粉末饱和电流高，高频损耗可能稍大。

常用器件选型：

补充说明：

• 常用优选电感量100nH、120nH、150nH，不常用的要跟厂家确认。
• 56mm的DrMOS通常配宽度6mm以上的电感，46mm的配5mm以下。

TLVR：跨电感电压调节器

TLVR不是替代普通电感，而是在原有的多相电感上增加磁耦合绕组，引入可调的耦合系数，从而大幅改善瞬态响应。

工作原理
在各相电感上绕个次级绕组，串联起来经过公共地形成电流回路。负载突然增加时，不光当前导通的那相迅速加大占空比，其他相也会通过磁耦合感知到变化电流，快速导通瞬间，一起向负载供电。
这种'内部快速通道'能让全部相位提前响应负载动态，输出电压的跌落和过冲明显减小，比传统LC滤波和普通耦合电感都快。因为瞬态响应质的提升，往往可以省掉30%甚至更多的输出电容，省成本也省面积。

设计挑战

• 增加了绕组、电容和电阻，设计和调试更复杂。
• 必须用支持TLVR的仿真工具精确建模。
• 耦合系数需要通过外部R/C网络精细调谐，匹配开关频率和负载特性。

器件选型参考：

参考原理图设计

控制器部分

DrMOS部分（RAIL2-单相）

DrMOS部分（RAIL1-十相）

特别提醒：DrMOS在standby模式下VIN到VDD可能有漏电流，要评估风险。

Layout要点

总体原则

• 控制器与最近的DrMOS之间距离至少800mil。
• 控制器和所有DrMOS必须共享同一个公共地平层。

控制器

1. 兼容性：尽量考虑不同厂家的兼容方案和设计。
2. VDD滤波电容：与控制器同层，减少过孔带来的ESL/ESR；距离管脚70mil以内。
3. VREF/VD12滤波电容：同层，距离50mil以内；过孔放内层形成shape，但要远离12V输入、PWM等干扰信号。
4. 散热GND焊盘：下面不能是DrMOS的12V电源区域；GND过孔离干扰源（如12V输入）40mil以上。
5. 电流反馈CSPx/VREF：尽量少换层；差分等长走内层，上下有GND屏蔽；换层过孔要远离12V输入、PWM、输出MLCC和输入Bulk电容的GND过孔、DrMOS的GND过孔、SW信号等；避免参考层跨分割，所有电流反馈信号尽量走同一层。
6. 电压反馈VOSEN/VORTN：少换层；RC滤波靠近控制器管脚；差分等长走内层；反馈经过0Ω/100Ω电阻换层后仍走内层，这两个电阻建议放Bottom层，远离输出电感和DrMOS；100Ω靠近DrMOS输出电感，0Ω靠近CPU（便于设置测试点）；远离任何干扰源。
7. PWM信号：与电流反馈不同层；远离SW、12V输入、输入电容GND过孔；不影响电流和电压反馈的走线过孔。
8. 输出电流、输入电压检测信号：差分走线；远离干扰源。
9. TSEN报警信号：对于共用TSEN，所有DrMOS端连一起后单独走线回控制器；分立TSEN则PVCCIN Rail和PVCCSA Rail各自连回；远离干扰源。

DrMOS

1. 输入Bulk电容：放于12V到DrMOS路径上，均匀排列；表贴封装，足够过孔；别紧贴DrMOS，影响散热还抬高自身温升。
2. 输入MLCC：小于10uF放TOP层，靠近DrMOS输入脚；10uF及以上放BOTTOM层，每颗至少两个过孔；MLCC的GND连到DrMOS散热GND焊盘；第二内层布置VIN铜皮层，形成正-负-正的叠层结构，降低寄生阻抗，内层铜皮需覆盖封装下方和输入MLCC旁边的VIN过孔。
3. BST回路：与DrMOS同层，环路尽量小，不要加测试点。
4. SW信号：DrMOS的SW对正电感，最短路径，一层连接；不要加测试点；snubber可放BOTTOM层，其SW过孔避开其他信号。
5. VDD和VDRV：Bypass电容尽量TOP层靠近管脚，放BOTTOM层也行但要近；电容GND接到DrMOS散热GND焊盘。
6. REFIN滤波电容和OCSET/LSET电阻：REFIN电容GND别直接连DrMOS散热GND焊盘；OCSET/LSET电阻优先级较低，就近放置即可。
7. 输出电容：VR输出端过孔放在电感Vout脚两侧，平行电流方向，别阻断电流路径；CPU端Vcore和GND过孔紧邻，减小回路和寄生电感；电容规格用X6S或X7R。
8. 相位间距：相邻相位间距尽可能大（9mm以上），防止串扰；间距紧凑时，调整控制器相位驱动顺序，减少噪声耦合。

关键信号线宽、间距参考

常见问题与对策

DC Loadline精度偏差

实测V-I曲线和预设Loadline对不上，比如重载时该降到0.98V，实际却到了0.97V或0.99V。根因经常出在：远端采样点与CPU电源引脚之间有没补偿的寄生电阻；电流检测链路（SPS/DrMOS电流镜增益偏差，或DCR传感网络容差大）；控制器ADC量化误差。解决方法：先在GUI里校准Loadline参数，这是最直接的；硬件上确认VSEN尽可能靠近CPU的VCC_SENSE和GND_SENSE引脚对，检查电流检测网络的R/C精度和温度稳定性；用源表在CPU插座上直接拉负载验证，区分到底是传感误差还是调节误差。

输入/输出电流遥测不准

控制器报告的IIN/IOUT跟高精度万用表对不上。根本上也是电流检测链路精度的问题。软件上在GUI里修正增益和偏移；硬件上最好选用内置高精度电流传感的SPS，精度比主板上的DCR采样高得多。

保护误触发

OCP/UVP/OVP/OTP在不该动作的时候跳了。通常是因为阈值没充分考虑CPU瞬时峰值电流、动态负载下的电压摆动或热模型，也可能是噪声干扰了检测信号。对策：基于CPU规格书和压力测试（比如Prime95）来设阈值，留合理余量；在控制器保护引脚或GUI里设去抖时间，滤掉噪声毛刺。

动态负载响应不达标

负载电流剧烈跳变时，输出电压跌落或过冲超出Intel/AMD规范。这是一个系统性瓶颈，按排查优先级：

1. 优化电容：增加总容量或换更低ESR/ESL的MLCC，尤其要确保MLCC布局在CPU附近，这比单纯加容量更有效。
2. 调节控制参数：在GUI里适当提高环路带宽、调整AVP负载线或优化动态相位管理策略，注意太激进了可能引起振荡。
3. 更换电感：改用更高饱和电流、更低DCR的电感，提升单相输出能力；极限情况可以考虑TLVR，从多相瞬态协同上根本改善。
4. 改进PCB设计：如果以上都没解决，问题可能在电源地平面的阻抗或布局上，这是最根本但也最昂贵的修正手段。

DVID与电源状态切换问题

CPU切状态或VID命令时电压转换异常，过冲、振铃或响应超时。主要留意：VID转换速率（Slew Rate）设得太快容易过冲，太慢又不符合协议；轻载时环路模式切换（如PWM切到PSM）不平滑。解决：在GUI里精确调整DVID参数，在各种负载和状态组合下全工况验证，确保平滑过渡。

轻载振荡与噪声

空载或轻载时输出低频振荡，或者可听到'吱吱'声。大多是轻载下环路相位裕度不够，或连续/不连续导通模式频繁切换。GUI里启用或优化脉冲跳跃模式、突发模式往往能消除。

电磁干扰超标

EMC测试在开关频率及其谐波处超标。根因无外乎：高频开关回路面积大、输入滤波不足、屏蔽没做好。对策：优化MOSFET和输入电容布局，压缩热回路面积；加强输入π型滤波；给功率级（SPS/DrMOS）加屏蔽罩。