XDMA 与 FPGA DMA 控制器协同设计
在高速数据通路成为系统性能命脉的场景下，传统的'CPU 搬运工'模式已不堪重负。XDMA 与 FPGA 内部 DMA 控制器的协同机制是构建高性能 PCIe 数据传输系统的关键。
为什么需要 XDMA？
对比不同数据搬移方式：
| 方式 | 带宽（PCIe Gen3 x8） | CPU 占用率 | 典型延迟 |
|---|---|---|---|
| CPU 轮询 + memcpy | ≤ 1.5 GB/s | >80% | 毫秒级 |
| 中断驱动 I/O | ≤ 2.5 GB/s | ~60% | 几百微秒 |
| XDMA 零拷贝 | ~7.8 GB/s | <5% | <100μs |
XDMA 的核心使命在于减少对 CPU 和内存子系统的打扰，让 FPGA 直接读写主机内存。它将不确定的软件延迟转化为确定的硬件流水线。
XDMA 架构解析
XDMA 是一套完整的软硬协同架构，不仅是简单的 IP 核。它支持两种工作模式：
- SGDMA（Scatter-Gather DMA）：最常用，允许一次提交多个不连续物理页的传输任务，适合大块数据、环形缓冲等场景。
- Simple DMA：固定地址一次性传输，轻量但灵活性差，多用于控制命令下发。
对外提供两类接口：
- AXI4-MM：用于配置寄存器、访问板载存储。
- AXI4-Stream：用于高速数据流输入输出（H2C/C2H）。
建议 90% 的应用选择 SGDMA + AXI4-Stream 组合。
工作流程
[ Host 用户程序 ] -> [ Linux XDMA 驱动 ] -> 构造描述符 -> 写入 XDMA 寄存器 -> [ XDMA IP 核（FPGA）] -> 解析描述符并执行传输