Xilinx 7 系列 FPGA 核心架构与特性详解

Xilinx 7 系列 FPGA 概述

DS180 (v2.6.1) 中文版，发布于 2020 年 9 月。

产品系列概览

Xilinx® 7 系列 FPGA 基于先进的 28 nm、高 K 金属栅极 (HKMG)、高性能低功耗 (HPL) 工艺，旨在满足从低成本小尺寸到超高端高性能应用的全方位需求。该系列包含四个主要家族：

• Spartan®-7 系列：针对低成本、最低功耗和高 I/O 性能优化，提供极小外形封装以节省 PCB 面积。
• Artix®-7 系列：面向需要串行收发器和高 DSP/逻辑吞吐量的低功耗应用，提供最低的总物料清单成本。
• Kintex®-7 系列：追求最佳性价比，相比上一代性能提升约 2 倍，开创了新的 FPGA 品类。
• Virtex®-7 系列：专为最高系统性能和容量设计，性能提升 2 倍，支持堆叠硅片互联 (SSI) 技术以实现极致规模。

整体而言，7 系列提供了 2.9 Tb/s 的 I/O 带宽、200 万逻辑单元容量和 5.3 TMAC/s 的 DSP 性能，同时功耗较前代降低 50%，是 ASSP 和 ASIC 的理想可编程替代方案。

核心特性摘要

• 逻辑架构：基于真正的 6 输入查找表 (LUT)，可配置为分布式存储器。
• 存储资源：36 Kb 双端口块 RAM，内置 FIFO 逻辑，用于片上数据缓冲。
• I/O 接口：高性能 SelectIO™ 技术，支持高达 1,866 Mb/s 的 DDR3 接口。
• 高速连接：内置多千兆位收发器，速率覆盖 600 Mb/s 至 28.05 Gb/s，具备特殊低功耗模式，优化芯片间通信。
• 模拟接口：用户可配置 XADC，含双通道 12 位 1MSPS ADC 及片上温度/电源传感器。
• DSP 能力：DSP Slice 集成 25×18 乘法器、48 位累加器和预加器，支持高性能滤波。
• 时钟管理：强大的 CMT 单元，结合 PLL 和 MMCM，实现高精度低抖动时钟。
• 嵌入式处理：支持 MicroBlaze™ 处理器快速部署。
• PCIe 集成：支持高达 x8 Gen3 的端点和根端口设计。
• 安全与配置：支持 AES-256 加密认证、SEU 检测校正及多种配置选项。
• 封装多样性：涵盖键合线、裸片倒装及高性能倒装，支持无铅及含铅选项。

表 1：7 系列 FPGA 系列对比

最大能力	Spartan-7	Artix-7	Kintex-7	Virtex-7
逻辑单元	102K	215K	478K	1,955K
块 RAM	4.2 Mb	13 Mb	34 Mb	68 Mb
DSP Slice	160	740	1,920	3,600
DSP 性能	176 GMAC/s	929 GMAC/s	2,845 GMAC/s	5,335 GMAC/s
MicroBlaze CPU	260 DMIPS	303 DMIPS	438 DMIPS	441 DMIPS
收发器数量	-	16	32	96
收发器速度	-	6.6 Gb/s	12.5 Gb/s	28.05 Gb/s
串行带宽	-	211 Gb/s	800 Gb/s	2,784 Gb/s
PCIe 接口	-	x4 Gen2	x8 Gen2	x8 Gen3
存储器接口	800 Mb/s	1,066 Mb/s	1,866 Mb/s	1,866 Mb/s
I/O 引脚	400	500	500	1,200
I/O 电压	1.2V–3.3V	1.2V–3.3V	1.2V–3.3V	1.2V–3.3V
封装选项	低成本、键合线	低成本、键合线、裸片倒装	裸片倒装、高性能倒装	最高性能倒装

注：峰值 DSP 性能基于对称滤波器实现；MicroBlaze 性能基于微控制器预设。

各系列器件特性详情

Spartan-7 FPGA

Spartan-7 系列主打成本敏感型应用，逻辑单元最高达 102K，无 PCIe 和高速收发器支持，适合基础控制与信号处理。

表 2：Spartan-7 FPGA 按器件分类特性摘要

器件	逻辑单元	CLB Slice	DSP Slice	块 RAM 块	CMT	PCIe	GT	XADC 块	总 I/O Bank	最大用户 I/O
XC7S6	6,000	938	70	10	10	5	180	2	0	0
XC7S15	12,800	2,000	150	20	20	10	360	2	0	0
XC7S25	23,360	3,650	313	80	45	22.5	810	3	0	0
XC7S50	52,160	8,150	600	120	75	37.5	1,350	5	0	0
XC7S75	76,800	12,000	832	140	90	45	1,620	8	0	0
XC7S100	102,400	16,000	1,100	160	120	60	2,160	8	0	0

表 3：Spartan-7 FPGA 器件 - 封装组合和最大 I/O

封装	CPGA196	CSGA225	CSGA324	FTGB196	FGGA484	FGGA676
尺寸 (mm)	8 x 8	13 x 13	15 x 15	15 x 15	23 x 23	27 x 27
球间距 (mm)	0.5	0.8	0.8	1.0	1.0	1.0
XC7S6	100 HR	100 HR	100 HR	-	-	-
XC7S15	100 HR	100 HR	100 HR	-	-	-
XC7S25	-	150 HR	150 HR	100 HR	-	-
XC7S50	-	-	210 HR	-	100 HR	250 HR
XC7S75	-	-	-	-	338 HR	400 HR
XC7S100	-	-	-	-	338 HR	400 HR

注：HR = 高范围 I/O，支持 1.2V 至 3.3V。

Artix-7 FPGA

Artix-7 在保持低功耗的同时引入了高速收发器，适合通信和中等规模数据处理。

表 4：Artix-7 FPGA 按器件分类特性摘要

器件	逻辑单元	CLB Slice	DSP48E1 Slice	块 RAM 块	CMT	PCIe	GTPS	XADC 块	总 I/O Bank	最大用户 I/O
XC7A12T	12,800	2,000	171	40	40	20	720	3	1	4
XC7A15T	16,640	2,600	200	45	50	25	900	5	1	4
XC7A25T	23,360	3,650	313	80	45	22.5	810	3	1	4
XC7A35T	33,280	5,200	400	90	100	50	1,800	5	1	4
XC7A50T	52,160	8,150	600	120	150	75	2,700	5	1	4
XC7A75T	75,520	11,800	892	180	210	105	3,780	6	1	8
XC7A100T	101,440	15,850	1,188	240	270	135	4,860	6	1	8
XC7A200T	215,360	33,650	2,888	740	730	365	13,140	10	1	16

Kintex-7 FPGA

Kintex-7 定位中高端，提供更高的 DSP 性能和 PCIe Gen3 支持，适合视频处理和复杂算法加速。

表 6：Kintex-7 FPGA 按器件分类特性摘要

器件	逻辑单元	CLB Slice	DSP Slice	块 RAM 块	CMT	PCIe	GTXs	XADC 块	总 I/O Bank	最大用户 I/O
XC7K70T	65,600	10,250	838	240	270	135	4,860	6	1	8
XC7K160T	162,240	25,350	2,188	600	650	325	11,700	8	1	8
XC7K325T	326,080	50,950	4,000	840	890	445	16,020	10	1	16
XC7K355T	356,160	55,650	5,088	1,440	1,430	715	25,740	6	1	24
XC7K410T	406,720	63,550	5,663	1,540	1,590	795	28,620	10	1	16
XC7K420T	416,960	65,150	5,938	1,680	1,670	835	30,060	8	1	32
XC7K480T	477,760	74,650	6,788	1,920	1,910	955	34,380	8	1	32

Virtex-7 FPGA

Virtex-7 代表最高性能，支持 SSI 堆叠技术，拥有巨大的逻辑容量和收发器资源。

表 8：Virtex-7 FPGA 特性摘要

器件	逻辑单元	CLB Slice	DSP Slice	块 RAM 块	CMT	PCIe	GTX	GTH	GTZ	XADC 块	总 I/O Bank	最大用户 I/O	SLR
XC7V585T	582,720	91,050	6,938	1,260	1,590	795	28,620	18	3	36	0	0	1
XC7V2000T	1,954,560	305,400	21,550	2,160	2,584	1,292	46,512	24	4	36	0	0	1
XC7VX330T	326,400	51,000	4,388	1,120	1,500	750	27,000	14	2	0	28	0	1
XC7VX415T	412,160	64,400	6,525	2,160	1,760	880	31,680	12	2	0	48	0	1
XC7VX485T	485,760	75,900	8,175	2,800	2,060	1,030	37,080	14	4	0	56	0	1
XC7VX550T	554,240	86,600	8,725	2,880	2,360	1,180	42,480	20	2	0	80	0	1
XC7VX690T	693,120	108,300	10,888	3,600	2,940	1,470	52,920	20	3	0	80	0	1
XC7VX980T	979,200	153,000	13,838	3,600	3,000	1,500	54,000	18	3	0	72	0	1
XC7VX1140T	1,139,200	178,000	17,700	3,360	3,760	1,880	67,680	24	4	0	96	0	1
XC7VH580T	580,480	90,700	8,850	1,680	1,880	940	33,840	12	2	0	48	8	1
XC7VH870T	876,160	136,900	13,275	2,520	2,820	1,410	50,760	18	3	0	72	16	1

关键架构解析

堆叠硅片互联 (SSI) 技术

面对大容量 FPGA 的设计挑战，Xilinx 通过 SSI 技术将多个超级逻辑区域 (SLR) 结合在无源中介层上。这创造了超过一万个 SLR 间连接的单个 FPGA，提供超低延迟和高带宽。Virtex-7 T 使用逻辑密集型 SLR，而 XT 和 HT 则侧重 DSP/收发器资源丰富的 SLR。数千个跨接 SLR 的超长线 (SLL) 路由确保了设计的无缝扩展。

CLB、Slice 和 LUT

CLB 架构的核心是真正的 6 输入 LUT。每个 LUT 可配置为 6 输入 ROM 或两个 5 输入 ROM。四个 LUT 及其八个触发器构成一个 Slice，两个 Slice 组成一个 CLB。部分 Slice 可将 LUT 用作分布式 RAM 或移位寄存器，现代综合工具能充分利用这些特性。

时钟管理

每个 FPGA 最多拥有 24 个时钟管理单元 (CMT)，每个 CMT 包含一个混合模式时钟管理器 (MMCM) 和一个锁相环 (PLL)。两者均支持频率合成、相位偏移和低抖动生成。MMCM 还支持分数计数器，允许非整数增量，并可提供固定或动态相位偏移。

块 RAM 与 FIFO

块 RAM 为双端口 36 Kb，支持同步操作和多种数据宽度配置（如 512×72）。内置 ECC 功能可纠正单比特错误并检测双比特错误。FIFO 控制器支持单时钟或双时钟操作，提供满、空、几乎满/空等握手标志。

DSP Slice

每个 DSP Slice 包含 25×18 乘法器和 48 位累加器，运行频率可达 741 MHz。支持 SIMD 算术运算、预加器优化及级联总线，适用于滤波、卷积等高频计算场景。

I/O 与收发器

I/O 分为高范围 (HR) 和高性能 (HP) 两类。HR 支持 1.2V–3.3V，HP 支持 1.2V–1.8V。收发器包括 GTP (6.6Gb/s)、GTX (12.5Gb/s)、GTH (13.1Gb/s) 和 GTZ (28.05Gb/s)，支持自适应均衡和眼图扫描，助力 100G/400G 链路构建。

PCIe 与配置

集成 PCIe 模块支持 Gen1 至 Gen3，符合基本规范修订版 2.1 或 3.0。配置支持 SPI/BPI 闪存，具备 AES-256 加密、HMAC 认证及部分重配置能力，确保数据安全与灵活性。

XADC 模数转换器

集成双通道 12 位 1 MSPS ADC，支持多达 17 个模拟输入通道，内置温度和电源传感器，可通过 JTAG 访问测量值。

订购信息

不同器件系列提供商业级、工业级及扩展级等多种速度和温度等级，具体规格请参考官方数据手册。