Aurora 64B/66B IP 核配置与回环实战
Aurora 64B/66B 是 Xilinx（现 AMD）提供的高速串行通信协议 IP 核，专为 FPGA 设计，支持点对点数据传输，常用于数据中心和高性能计算场景。它利用 64B/66B 编码方案，在物理层和数据链路层提供高带宽与低延迟通信。
核心配置
在 Vivado 的 IP Catalog 中搜索 "Aurora 64B/66B" 启动向导。配置时需关注数据宽度（通常设为 64 位以匹配协议）、参考时钟频率（如 156.25 MHz）以及通道数。对于初步验证，单通道配合 Near-end PMA loopback 回环模式最为便捷。生成 IP 核后，Vivado 会自动产出 HDL 文件、约束文件及 Example Design 目录。
接口与端口
接口主要分为用户侧与 GT 收发器侧。用户接口负责 AXI 流控制，包括发送数据总线 s_axi_tx_tdata、有效信号 s_axi_tx_tvalid 及接收端对应的 m_axi_rx_tdata 等。GT 接口则连接物理收发器，包含参考时钟 gt_refclk 和复位信号 gt_txreset / gt_rxreset。状态监控方面，channel_up 指示链路建立，hard_err / soft_err 用于错误诊断。
测试模块解析
Example Design 内置了完整的验证环境，其中 framegen 负责生成测试帧模拟发送数据，framecheck 则校验接收数据的完整性。这两个模块简化了调试过程，无需手动编写复杂的激励。
实例化 framecheck 时需注意连接复位与时钟：
framecheck framecheck_i (
.RESET(reset),
.USER_CLK(user_clk),
.RX_D(rx_data),
.ERR_COUNT(err_count)
);
同理，framegen 连接到发送端口，提供伪随机或固定模式数据。
回环测试实现
进行传输回环测试时，首先在 IP 核配置中将 Loopback Mode 设为 "Near-end PMA loopback"。这样发送数据会在内部直接回环至接收端，无需外部连线。
编译工程后，通过仿真或下载验证。预期 channel_up 拉高，且 err_count 保持为零。若链路未建立，优先检查时钟与复位时序。硬件下载时，需正确分配 GT 引脚约束，并通过 ILA 监控信号波形确认数据无误。
详细参数可查阅 Xilinx UG576 文档。
