1. 项目目标
基于 Vivado 平台,通过对 MT25QL256 SPI FLASH 进行在线烧写,实现 Xilinx 7K325t FPGA 程序的在线更新升级。
2. MT25QL256 SPI FLASH 描述
2.1. 主要特性
- 接口:SPI 兼容串行总线接口
- 传输模式:支持单/双传输速率 (STR/DTR)
- 时钟频率:
- STR 模式下最高 133 MHz
- DTR 模式下最高 90 MHz
- 吞吐量:Dual/Quad I/O 命令可将吞吐量提升至 90 MB/s
- 协议支持:Extended, Dual and Quad I/O (both STR and DTR)
- XIP:支持 Execute-in-place
- 操作:PROGRAM/ERASE SUSPEND 操作、Software reset
- 地址模式:3-byte 和 4-byte address modes(允许超过 128Mb 的内存访问)
- OTP 区域:主存储器外专用 64-byte OTP 区域(可读且用户可锁定)
- 擦除功能:Bulk erase, Sector erase (64KB), Subsector erase (4KB, 32KB)
- 性能:擦除 400KB/秒 (64KB 扇区),编程 2MB/秒
- 安全性:扇区级写保护、密码保护、CRC 检测
- 寿命:每个扇区最少可擦除 100,000 次,数据保留 20 年
2.2. 信号定义
| Symbol | Type | Description |
|---|---|---|
| S# | Input | Chip select。低电平启用设备,高电平进入待机模式。上电后需下降沿启动。 |
| C | Input | Clock。提供时序。STR 模式下上升沿锁存输入,下降沿输出;DTR 模式下双沿锁存。 |
| RESET# | Input | 复位引脚。低电平复位设备。与 DQ3 共享时 QIO-SPI 模式下禁用。 |
| HOLD# | Input | 暂停通信。与 DQ3 共享时 QIO-SPI 或 DTR 模式下禁用。 |
| W# | Input | Write protect。冻结状态寄存器。QOFR/QIOFR 期间作为 DQ2。 |
| DQ[3:0] | I/O | Serial I/O。根据协议模式传输地址、数据和命令。 |
2.3. 状态寄存器 (Status Register)
可通过 READ STATUS REGISTER 或 读写。当 enable/disable 位为 1 且 W# 为低时,非易失性位变为只读。

