在使用 Vivado 时可能会感觉自带编辑器不支持语法高亮显示，不支持代码自动补全等功能。因此，使用第三方编辑器来编写 Verilog 代码是很有必要的。本文将详细介绍如何在文本编辑器 Sublime 中配置 Verilog 开发环境，最终实现语法高亮、代码补全、自定义代码段及语法检查等功能，使得可以在 Sublime 中高效编写 Verilog 代码。
1. Sublime 的介绍与安装配置
Sublime Text 是一款跨平台轻量级代码编辑器，以'启动快、插件丰富、自定义性强'为核心特点，支持 Windows、macOS、Linux 三大操作系统。
其安装去官网下载即可：Sublime Text - Text Editing, Done Right
选择自己需要的版本下载，本文以 Sublime Text 3 为例，以管理员身份运行安装程序，一直 next 即可，选择安装路径时可以选择默认路径，如果想选择其他盘，注意安装路径一定不要有空格中文或括号等特殊字符！！！否则后续配置 verilog 会出问题！！
下一步是安装一些必要的插件，类似于 VScode 安装插件。首先是要安装个安装插件的插件，即 Package Control。打开 sublime，使用快捷键 ctrl+shift+p，在弹出的框内输入 install package control，单击 install package control。如下图所示（第一次安装是显示 install package control），注意点击过后要等待一段时间安装，左下角会显示安装过程，安装成功会弹出安装成功窗口。
安装了 package control 之后便可以安装其他插件了。同样使用快捷键 ctrl+shift+p，在弹出的框内输入 install package，单击进入到 install package 中，如下图所示
