Vivado 基础使用指南：D 触发器设计与烧录

文件创建完毕，即可开始编写逻辑。

编写代码

我们以 D 触发器为例，代码如下：

`timescale 1ns / 1ps // 时间单位/精度
module dff( // D 触发器
    input wire clk,   // 时钟信号
    input wire d,     // 输入信号
    output reg q,     // 输出信号
    output reg q_n    // 输出信号取反
);
    always@(posedge clk) begin
        q <= d;
        q_n <= !d;
    end
endmodule

保存后点击 Run Synthesis 进行综合编译。遇到报错时不要慌，查看 Messages 窗口中的 Error 信息，修改对应代码直到通过。

点击 OK 后会弹出任务设置，Number of Jobs 代表 CPU 工作线程数，可根据电脑配置调整，配置越高可选数量越多。

仿真验证

综合成功后，需要创建 Testbench 进行仿真验证。参考'创建文件'步骤，但需选择'add or create simulate source'。

Testbench 代码如下：

`timescale 1ns / 1ps // 时间单位/精度
module dff_tb( ); // 仿真一般无端口列表
    reg clk_sim;
    reg d_sim;
    wire q_sim;
    wire q_n_sim;

    always #10 clk_sim = ~clk_sim; // 每 10 个时间单位翻转，周期为 20

    initial begin
        clk_sim = 0;
        d_sim = 0;
        #20;      // 延时 20 个时间单位 (20ns)
        d_sim = 1;
        #40;
        d_sim = 0;
        #100;
        $stop;    // 停止仿真
    end

    dff dff_inst( // 模块例化
        .clk (clk_sim),
        .d   (d_sim),
        .q   (q_sim),
        .q_n (q_n_sim)
    );
endmodule

保存并再次运行 Synthesis 确保无误。随后点击 Run Simulation 启动波形仿真。

注意：如果有多个 TB 文件，请右键选中要仿真的文件设为 Active。仿真时长可在 Tool Settings -> Simulation 中调整，若波形不全可检查是否超出上限。

观察波形，每当 clk 上升沿到来时 q 输出 d 的值，说明代码实现功能无误。

配置管脚

仿真通过后，点击 Run Implementation 跑完布局布线。成功后会解锁部分仿真选项。

完成后点击 Open Implemented Design，在状态栏选择 Window -> I/O Ports。

在此分配引脚，已分配的 Fixed 栏会自动打勾。通常 I/O Standard 设置为 LVCMOS33。

按 Ctrl+S 保存并命名，OK 后会生成 XDC 约束文件。文件位置如图所示。

生成 Bitstream 文件并烧录

最后一步是生成比特流文件。

按照图示步骤操作，自动连接硬件。确保开发板已连接且通电，否则无法识别。

烧录时，连接开发板后会在列表中显示芯片型号（需与新建工程时一致）。右键型号，点击 Program Device，再点 Program 即可完成烧录。