FPGA 快速傅里叶变换（FFT）IP 核配置与实战

• sink_real / sink_imag：输入实部和虚部。正变换时仅实部有数据，虚部补 0；反变换则需同时提供。
• source_exp：配合 source_real/imag 使用，用于块浮点模式的公共指数。

2. 数据准备

关键在于 SOP 和 EOP 的时序。SOP 上升沿代表数据开始，EOP 上升沿代表结束。建议在仿真环境中仔细验证这两个标志位的对齐情况，避免错位导致计算结果异常。

3. 数据处理

获取输出数据的实部、虚部和指数后，需将补码转换为原码，再计算能量谱。注意频谱的对称性，N 点 FFT 只需取前 N/2 部分，后半部分与前半部分对称。

4. 代码实现

以下为核心 Verilog 代码片段，展示了 1024 点 FFT 的配置与幅值计算逻辑。

// 1024 points FFT and search peak
// Use 1024kHz sampling frequency, for the resolution frequancy will be about 1kHz
// The two signal frequancy in the FFT will be saved in Var fft_out[0] and fft_out[1]

wire signed [11:0] Data_signed;
assign Data_signed = Din[11] ? Din - 12'h800 : Din + 12'h800; // 偏移至有符号范围（-2048~2047）

reg [9:0] sample_count; // 0~1023
always @(posedge clk1024k) begin
    if (sample_count == 10'd1023) sample_count <= 0;
    else sample_count <= sample_count + 1;
end

// Gain FFT frame
wire sink_sop;
wire sink_eop;
assign sink_sop = (sample_count == 10'd0);
assign sink_eop = (sample_count == 10'd1023);

wire [11:0] real_out;
wire [11:0] imag_out;
wire source_valid;
wire freq_start;
wire freq_end;
wire [ 5:0] exp;

fft1024 u_fft (
    .clk (clk1024k),
    .reset_n (1),
    .inverse (0),
    .sink_valid (1),
    .sink_sop (sink_sop),
    .sink_eop (sink_eop),
    .sink_real (Data_signed),
    .sink_imag (12'b0),
    .sink_error (2'b00),
    .source_ready (1),
    .source_valid (source_valid),
    .source_real (real_out),
    .source_imag (imag_out),
    .source_error (),
    .source_sop (freq_start),
    .source_eop (freq_end),
    .source_exp (exp)
);

// Gain magnitude
wire [ 11:0] real_num;
wire [ 11:0] imag_num;
wire [ 23:0] power;
assign real_num = real_out[11] ? (~real_out + 1) : real_out;
assign imag_num = imag_out[11] ? (~imag_out + 1) : imag_out;
assign power = (real_num * real_num) + (imag_num * imag_num);

wire [11:0] magnitude_temp;
wire [17:0] magnitude;
sqrt u_sqrt(
    .radical(power),
    .q(magnitude_temp)
);
assign magnitude = magnitude_temp << exp;

// Get spectrum
reg [ 9:0] cnt;
reg freq_end_d;
always @(posedge clk1024k) begin
    if (freq_start) cnt <= 0;
    else if (source_valid) cnt <= cnt + 1;
    
    if (source_valid && cnt <= 10'd512) begin
        // magnitude 即为当前频率下的幅频特性
    end
end

四、注意事项

在实际调试中，如果输入数据未得到预期结果，问题往往出在模块配置或时序上。

1. 数据流模式选择：如果不熟悉内存管理，强烈建议使用 Streaming 模式。其他模式涉及内部缓冲，容易导致输出错乱。
2. 标志位同步：使用 Streaming 模式时，务必仔细推演 SOP 和 EOP 的时序。如果有条件，最好配合仿真波形观察，确保标志符没有错位。
3. 资源权衡：FFT 长度越长，资源占用越大。根据奈奎斯特采样定理和所需的频率分辨率合理选择 N 值。

总结

对于满足工程需求的场景，直接使用系统提供的 IP 核配置通常比手写代码更高效且资源可控。虽然基于理论手写 FFT 是很好的练习，但在实际项目中，IP 核的稳定性更有保障。希望以上配置经验和调试心得能帮助大家少走弯路。