FPGA 实现 CAN 总线接口与数据帧解析

3. FPGA 实现 CAN 接口的两种路径

路径 A：使用外部 CAN 控制器芯片

这是最稳妥的'快速落地'方式。FPGA 只负责与 CAN 控制器（如 SJA1000、MCP2515）通过并行或 SPI 接口通信，控制器完成繁琐的协议处理。

• 优点：协议稳定，开发周期短。
• 缺点：增加 BOM 成本，占用 PCB 面积。
• 适用：对可靠性要求高、项目周期紧的场景。

路径 B：FPGA 内部实现 CAN 控制器软核

这是我们本次的重点——用 Verilog 自己实现 CAN 协议核心。

• 优点：高度集成，可定制，无额外芯片成本。
• 挑战：需要完整实现位时序、同步、仲裁、CRC、位填充、错误处理等。
• 适用：希望掌握 CAN 核心技术、追求集成度的场合。

4. 自研 CAN 控制器核心模块设计

一个完整的 CAN 控制器通常包含以下模块：

4.1 位定时与同步（最关键的物理层）

CAN 是异步通信，每个节点有自己的时钟，通过位同步来保持步调一致。

一个位时间分为 4 段：

• 同步段（Sync_Seg）：1 个时间份额（Tq），期望跳变沿在此段发生。
• 传播段（Prop_Seg）：补偿物理延迟。
• 相位缓冲段 1（Phase_Seg1）：用于补偿相位误差，可被延长。
• 相位缓冲段 2（Phase_Seg2）：用于补偿相位误差，可被缩短。
• 采样点：位于 Phase_Seg1 结束处。

波特率计算公式：

波特率 = 系统时钟频率 / （分频系数 × （Sync_Seg + Prop_Seg + Phase_Seg1 + Phase_Seg2））

采样点位置一般设置在 70%~90% 位时间处，例如 87.5%。

硬同步：在帧起始的下降沿，所有节点强制将位时间对齐到 Sync_Seg。

重同步：在后续位中，如果跳变沿偏离了 Sync_Seg，通过缩短 Phase_Seg2 或延长 Phase_Seg1 来调整。

4.2 位填充（Bit Stuffing）

CAN 协议规定：在发送时，如果连续出现 5 个相同极性的位，必须在第 5 位后插入一个相反极性的填充位。接收时，如果检测到连续 6 个相同位，则视为填充错误。

作用：提供足够的跳变沿用于时钟同步，防止 DC 分量累积。

FPGA 实现：发送时用计数器监控，满 5 个相同位就插入一个相反位；接收时同样计数，遇到第 6 个相同位报错。

4.3 CRC 计算

CAN 标准帧使用 15 位 CRC，生成多项式为：

X^15 + X^14 + X^10 + X^8 + X^7 + X^4 + X^3 + 1

计算范围包括：帧起始、仲裁段、控制段、数据段。发送时计算并附加，接收时重新计算并与接收到的 CRC 比较。

4.4 主状态机设计

CAN 控制器的状态机比 UART/SPI 复杂得多，主要包括：

IDLE → 发送/接收 → 仲裁 → 错误处理 → 间歇

• 总线空闲：检测到连续 11 个隐性位。
• 发送：有发送请求且总线空闲，发送 SOF 开始。
• 接收：作为接收器，监测总线并接收数据。
• 仲裁：多个节点同时发送时，逐位比较 ID，如果发送位为隐性而总线上为显性，则丢失仲裁，转为接收。
• 错误处理：根据错误计数器决定是否进入总线关闭状态。

5. 数据帧解析实战（从波形到数据）

假设我们已经有了一个 CAN 收发器（如 TJA1050）连接到 FPGA，FPGA 接收到的 RX 信号是经过电平转换的逻辑信号。解析一帧数据的流程如下：

5.1 检测帧起始

总线空闲时，RX 为隐性（1）。检测到下降沿（1→0）表示 SOF 到来，启动接收状态机。

5.2 采样数据位

根据位定时配置，在每个位时间的采样点读取 RX 电平。建议采用3 次采样取多数的方式提高抗干扰性。

5.3 解析 ID 和 RTR

接下来的 11 位是 ID（MSB first），第 12 位是 RTR。如果是远程帧（RTR=1），则没有数据段。

5.4 解析控制段

• IDE 位（第 13 位）：标准帧应为 0。
• 保留位：应为 0。
• DLC（第 1417 位）：得到数据长度（08）。

5.5 接收数据段

根据 DLC，接收后续字节。每个字节 MSB 先行。

5.6 CRC 校验

接收完数据段后，接下来 16 位是 CRC 段（15 位 CRC + 1 位界定符）。FPGA 边接收边计算 CRC，最后与收到的 CRC 比较。

5.7 ACK 段

CRC 界定符后，发送节点释放总线（隐性）。如果本节点正确接收，应在 ACK 槽位（第 1 位 ACK 段）拉低总线（发送显性）作为应答。

5.8 帧结束

检测到 7 个隐性位，一帧结束。

5.9 代码示例（伪代码）

always @(posedge clk) begin
    case (rx_state)
        IDLE:
            if (rx_falling_edge) begin
                rx_state <= GET_ID;
                bit_cnt <= 0;
            end
        GET_ID:
            if (sample_point) begin
                id_reg[10-bit_cnt] <= rx;
                if (bit_cnt == 10) begin
                    bit_cnt <= 0;
                    rx_state <= GET_RTR;
                end else
                    bit_cnt <= bit_cnt + 1;
            end
        GET_RTR:
            if (sample_point) begin
                rtr <= rx;
                rx_state <= GET_DLC;
                bit_cnt <= 0;
            end
        GET_DLC:
            if (sample_point) begin
                dlc[3-bit_cnt] <= rx;
                if (bit_cnt == 3) begin
                    bit_cnt <= 0;
                    rx_state <= (dlc>0) ? GET_DATA : GET_CRC;
                end else
                    bit_cnt <= bit_cnt + 1;
            end
        // 后续状态类似...
    endcase
end

6. 多帧数据打包与解包（实用技巧）

由于 CAN 每帧最多 8 字节，当需要传输超过 8 字节的数据时，必须进行多帧传输。工业应用中常用自定义的数据包格式来简化处理：

示例：要发送 20 字节数据，分成 5 帧，每帧数据段放 4 字节，再加上帧序号等信息。接收端根据帧序号重组。

7. 调试与验证

7.1 仿真验证

• 编写 Testbench，模拟多个 CAN 节点同时发送，测试仲裁机制。
• 注入位错误，验证错误处理逻辑。
• 使用 $display 打印关键状态跳转。

7.2 板级调试

• 必备工具：CAN 总线分析仪（如周立功 USBCAN）、示波器。
• 测试步骤：
  1. FPGA 与 CAN 收发器（如 TJA1050）连接，接入 CAN 网络。
  2. 用分析仪发送标准数据帧，FPGA 接收并解析，通过串口或 LED 显示结果。
  3. FPGA 发送数据，分析仪接收验证。
  4. 双节点对发，测试长时间稳定性。

7.3 常见问题排查

8. 总结与建议

对于初学者，建议先从路径 A 入手：用 SJA1000 或 MCP2515 这类成熟的控制器，FPGA 只需实现 SPI 或并行总线读写，快速搭建起 CAN 通信链路。在这个过程中理解 CAN 协议，再用示波器观察波形，逐步深入。

当你能熟练解析数据帧、处理多帧传输后，再挑战自己用 Verilog 实现一个完整的 CAN 控制器软核。那时候，你就真正掌握了这个工业级通信协议的灵魂。